[问答]

请问是否有NoBL SRAMs的参考方案设计推荐文件？

2215 FPGA

问答对人有帮助，内容完整，我也想知道答案 0 你好，我将使用一个NoBL SRAM（CY7C147BV33）在我的PCB设计中使用VixTy-5 FPGA。是否有NoBL SRAMs的参考方案设计推荐文件？最好的，以上来自于百度翻译以下为原文 Hello, I will use a NoBL SRAM (CY7C1474BV33) in my PCB design with Virtex-5 FPGA. Is there any reference schematic design recommendation document for NoBL SRAMs? Best, 0
2019-7-4 09:47:52　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 36切53 该类别下有 65 个回答。邀请回答 hnui2002 该类别下有 50 个回答。邀请回答细水爱长流该类别下有 33 个回答。邀请回答不cdvdhgdh 该类别下有 31 个回答。邀请回答 iwuwjgj 该类别下有 26 个回答。邀请回答 cslb2000 该类别下有 25 个回答。邀请回答 ggfx 该类别下有 23 个回答。邀请回答珠海易胜该类别下有 23 个回答。邀请回答 h1654155958.0210 该类别下有 22 个回答。邀请回答 hrtuoyu 该类别下有 22 个回答。邀请回答 ncmza 该类别下有 21 个回答。邀请回答 shaoye88 该类别下有 21 个回答。邀请回答瑾年Invader 该类别下有 20 个回答。邀请回答望望Ll 该类别下有 20 个回答。邀请回答 april_yu 该类别下有 20 个回答。邀请回答 zkzk196599 该类别下有 19 个回答。邀请回答 nvwuwy 该类别下有 18 个回答。邀请回答 lucas_songlea 该类别下有 18 个回答。邀请回答 fan7572 该类别下有 17 个回答。邀请回答 zhan81411 该类别下有 17 个回答。邀请回答举报沈艳丽相关推荐 • AG6310方案设计原理是什么？ 1146 • 9222方案设计资料 1944 • 关于一种完整的USB芯片方案设计 795 • 同步工具适用于同步SRAM 2055 • 征集交流电机减速方案设计——价钱面议！！！ 2509 • 分享一款不错的基于几种模拟信号的视频控制方案设计 1607 • 怎么实现AG9311安格USB-C转HDMI带PD音视频显示方案设计？ 1544 • 无线温控方案设计与原理图解析 1417 • 如何实现光伏发电光照自动跟踪系统总体方案设计？ 1478 • 分享一种不错的远程无钥匙系统方案设计 818 1个回答

答案对人有帮助，有参考价值 0 嗨，Selmanerg，我们很抱歉地说，目前我们没有任何参考方案设计NoBL SRAM。然而，由于部分工作在相对较低的频率，我们可以连接它的引脚到引脚（从FPGA到内存）。但我们总是建议客户进行相同的SI模拟，并检查信号是否良好，有或没有终止。如果您想添加端接电阻，则通常建议在时钟和数据信号上使用串联终止或上拉（下拉）终止，并根据信号完整性如何来选择地址和控制信号。请检查此链路F。或更多细节： HTTP://www. CyPress？COM/？ID＝4和；RID＝30075 一件事，你可能要小心的是解耦电容器将在设计中使用。我想下面的文章将帮助您设计去耦电容器。我们也可以审查你的示意图，一旦你做了同样的事情。当做岩溶岩以上来自于百度翻译以下为原文 Hi Selmanerg, We are sorry to say that currently we don't have any reference schematic design for NoBL SRAM. However, since the part operates at comparatively low frequency, we can connect it pin to pin (from FPGA to Memory). But we always recommend our customers to perform SI Simulations for the same and check if the signals look good with or without terminations. If you would like to add termination resistors, then it is typically recommended to use series termination or pull-up (pull-down) termination on the clocks and the data signals, and optionally on the address and the control signals depending on how the signal integrity looks. Please check this link for more details: http://www.cypress.com/?id=4&rID=30075 One thing which you might have to take care would be the decoupling capacitors to be used in the design. I think the following article would help you with the Design of Decoupling Capacitors We can also review your schematic once you are done with the same. Regards PSoCRocks

2019-7-4 09:57:48 评论举报龚羿峰