完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨,
我正在将Xilinx ISE 12.1用于我的项目。 我在映射过程中遇到错误,如下所示 版本12.1地图M.53d(nt) 用于设计的Xilinx映射报告文件'top' 设计信息 ------------------ 命令行:map -intstyle ise -p xc3s1400a-fg676-4 -cm area -ir off -pr off -c 100 -o top_map.ncd top.ngd top.pcf 目标设备:xc3s1400a 目标套餐:fg676 目标速度:-4 映射器版本:spartan3a - $ Revision:1.52 $ 映射日期:2010年8月10日星期二16:59:07 设计摘要 -------------- 错误数量:2 警告次数:0 第1节 - 错误 ------------------ 错误:包装:1107 - 包装无法将下面列出的符号组合成a 单个DIFFSI_NDT组件,因为所选的站点类型不兼容。 该组件已有一个输入从属缓冲区。 错误:包装:1107 - 包装无法将下面列出的符号组合成a 单个DIFFMI_NDT组件,因为所选的站点类型不兼容。 第2节 - 警告 -------------------- 该错误表明下面列出的信号有错误,我无法找到这些错误下列出的任何信号。 如何找到有错误的符号? 请帮忙。 提前致谢。 兰吉斯河 以上来自于谷歌翻译 以下为原文 Hi, I am using Xilinx ISE 12.1 for my project. I encountered an error during mapping as below Release 12.1 Map M.53d (nt) Xilinx Mapping Report File for Design 'top'Design Information------------------Command Line : map -intstyle ise -p xc3s1400a-fg676-4 -cm area -ir off -pr off-c 100 -o top_map.ncd top.ngd top.pcf Target Device : xc3s1400aTarget Package : fg676Target Speed : -4Mapper Version : spartan3a -- $Revision: 1.52 $Mapped Date : Tue Aug 10 16:59:07 2010Design Summary--------------Number of errors : 2Number of warnings : 0Section 1 - Errors------------------ERROR:Pack:1107 - Pack was unable to combine the symbols listed below into a single DIFFSI_NDT component because the site type selected is not compatible. The component already has an input slave buffer.ERROR:Pack:1107 - Pack was unable to combine the symbols listed below into a single DIFFMI_NDT component because the site type selected is not compatible. Section 2 - Warnings--------------------The error says that there are error in signals listed BELOW and I cant find any signals listed under those errors. How can I find those symbols which have errors? Please Help. Thanks in Advance. Ranjith R |
|
相关推荐
3个回答
|
|
完整的地图报告文件(MRP)中可能有更多信息,但我的猜测是你试图将差分输入缓冲区放在不支持差分输入的IOB中。
------您是否尝试在Google中输入问题? 如果没有,你应该在发布之前。太多结果? 尝试添加网站:www.xilinx.com 以上来自于谷歌翻译 以下为原文 There probably is more information in the full Map Report file (MRP), but my guess is that you tried to put a differential input buffer in an IOB that doesn't support differential inputs. ------Have you tried typing your question into Google? If not you should before posting. Too many results? Try adding site:www.xilinx.com |
|
|
|
嗨,
谢谢你的回复。 但我无法在地图报告中找到更多信息。 我附上报告供您验证。 此外,我还没有创建一个UCF,因为它是一个测试项目,我想知道我的项目所需的舞会。 兰吉斯河 top_map.mrp 2 KB 以上来自于谷歌翻译 以下为原文 Hi, Thanks for you reply. But I can't find more information on the map report. I am attaching the report for your verification. Also I haven't created an UCF because it is a test project and I wanted to know the prom needed for my project. Ranjith R top_map.mrp 2 KB |
|
|
|
|
|
|
|
只有小组成员才能发言,加入小组>>
2380 浏览 7 评论
2797 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2262 浏览 9 评论
3335 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2428 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
755浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
543浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
365浏览 1评论
1961浏览 0评论
681浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-22 13:30 , Processed in 1.372416 second(s), Total 83, Slave 66 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号