完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
我有一个纯粹的原理图设计。当我尝试获取它的HDL实例化模板时，我得到这些错误：
错误：找不到符号“mult32”错误：找不到符号“sub32”错误：找不到符号“sqrt”错误：找不到符号“counterneu”错误：找不到符号“div1616”错误：找不到 符号“multconst”错误：找不到符号“mult23”错误：找不到符号“div2323”错误：找不到符号“accum20”错误：找不到符号“accum21”错误：找不到符号“sqrt23”ERROR ：找不到符号“adder25d” 这些是我设计中使用的IP块的名称。 什么可能导致这个？ 
0
|
|
相关推荐
5个回答
|
|
|
嗨，
你应该检查你的项目目录是否包含一些SYM文件。 （dir * .sym或ls * .sym，取决于您的操作系统） 如果根本没有SYM文件，或者如果它们具有错误消息中列出的其他名称，则需要找出丢失文件的原因。 可能的原因： 1）您已在子目录中创建了IP核。 - 将sym文件复制到项目目录。 2）您的IP内核是一些HDL文件。 - 将这些文件添加到项目中，并使用Misc中的create schematic symbol命令。 “ISE流程”窗口中的“工具”部分。 _______________ 关于您的另一个问题：实例化模板与比特流无关。 但是，如果您没有在某些顶层实例化模块，则无法实现设计，因此没有比特流。 有一个很好的综合 Eilert 在原帖中查看解决方案 |
|
|
|
|
|
b，
也许你的原理图是不纯的？ 似乎有错误：一切都是未定义的。 我要么学习如何输入原理图，要么更好地学习HDL（verilog或VHDL）并完全避免任何原理图。 对于设计FPGA器件的逻辑，原理图输入非常过时。 学习一些有用的技能：学习VHDL或verilog。 Austin Lesea主要工程师Xilinx San Jose |
|
|
|
|
|
不纯？
你的意思是我也有VHDL模块吗？ 我刚刚想到这个问题，但问题是我有一个截止日期，我不想在我的截止日期之前改变一切，太冒险了。 我有另一个问题。 如果我没有得到我的实例化模板，我仍然可以将比特流加载到fpga中吗？ |
|
|
|
|
|
嗨，
你应该检查你的项目目录是否包含一些SYM文件。 （dir * .sym或ls * .sym，取决于您的操作系统） 如果根本没有SYM文件，或者如果它们具有错误消息中列出的其他名称，则需要找出丢失文件的原因。 可能的原因： 1）您已在子目录中创建了IP核。 - 将sym文件复制到项目目录。 2）您的IP内核是一些HDL文件。 - 将这些文件添加到项目中，并使用Misc中的create schematic symbol命令。 “ISE流程”窗口中的“工具”部分。 _______________ 关于您的另一个问题：实例化模板与比特流无关。 但是，如果您没有在某些顶层实例化模块，则无法实现设计，因此没有比特流。 有一个很好的综合 Eilert |
|
|
|
|
|
bloodstalker写道：
我刚刚想到这个问题，但问题是我有一个截止日期，我不想在我的截止日期之前改变一切，太冒险了。 你表现得好像你是这个星球上唯一一个迫在眉睫的人。 ----------------------------是的，我这样做是为了谋生。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2179 浏览 7 评论
2617 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2090 浏览 9 评论
3156 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2211 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
450浏览 1评论
1540浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功，测量TDO无信号输出
2184浏览 0评论
516浏览 0评论
1658浏览 0评论
/5 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1421
评论
淘帖
2980
