完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛
702
|
亲爱的会员;
我目前的设计使用microblaze和各种其他vhdl块（其中一些是ngc文件），我使用Xilinx工具12.4映射到我的SP605开发板。 如果我想使用更新版本的Xilinx工具，应该注意什么？ 例如，使用12.4生成的ngc文件可以与更新的工具集一起使用吗？ 任何指针，建议和阅读材料将不胜感激。 最好的祝福， 以上来自于谷歌翻译 以下为原文 Dear Members; I currently have design that uses microblaze and various other vhdl blocks (some of them are ngc files), that I use Xilinx tools 12.4 to map onto my SP605 dev board. What should be aware of if I like to use a newer version of Xilinx tools? For example, ngc files generated with 12.4 can be used with the newer toolset? Any pointers, recommendations and reading materials would be appreciated. Best Regards, 
0
|
|
相关推荐
3个回答
|
|
|
a，一般来说，如果你选择保留所有旧版本的IP块，你的生活会更愉快。
你必须回答在EDK中尝试生成比特流时会问的问题。如果不使用EDK，我不确定如何管理（或不管理）IP块。来自12.4的ngc文件将 由13.2（例如）重新实现，不应该产生任何问题（对于相同的部分，相同的约束）...... Austin Lesea主要工程师Xilinx San Jose 在原帖中查看解决方案 以上来自于谷歌翻译 以下为原文 a, Generally, if you choose to keep all the old versions of the IP blocks, you life will be more pleasant. This you must do by answering the questions that will be asked when you try to generate a bitstream while in EDK. If not using EDK, I am unsure of how the IP blocks are managed (or not managed). The ngc file from 12.4 will be reimplemented by 13.2 (for example) and should not create any problems (for the same part, same constraints)... Austin Lesea Principal Engineer Xilinx San JoseView solution in original post |
|
|
|
|
|
a，一般来说，如果你选择保留所有旧版本的IP块，你的生活会更愉快。
你必须回答在EDK中尝试生成比特流时会问的问题。如果不使用EDK，我不确定如何管理（或不管理）IP块。来自12.4的ngc文件将 由13.2（例如）重新实现，不应该产生任何问题（对于相同的部分，相同的约束）...... Austin Lesea主要工程师Xilinx San Jose 以上来自于谷歌翻译 以下为原文 a, Generally, if you choose to keep all the old versions of the IP blocks, you life will be more pleasant. This you must do by answering the questions that will be asked when you try to generate a bitstream while in EDK. If not using EDK, I am unsure of how the IP blocks are managed (or not managed). The ngc file from 12.4 will be reimplemented by 13.2 (for example) and should not create any problems (for the same part, same constraints)... Austin Lesea Principal Engineer Xilinx San Jose |
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2388 浏览 7 评论
2803 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2270 浏览 9 评论
3338 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2438 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
765浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
549浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
379浏览 1评论
1972浏览 0评论
689浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
6956
