完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛
798
|
请问给我相应的ucf文件xapp1076的Appednix A演示（公共ucf名为“sp605_demo_FMC”，它与顶级Verilog名称不同？）？此外，在triple_sdi_tx_output_20b.v中，第一个scrambler被禁用直接绑定到
。 那么什么时候是初始状态？ 以上来自于谷歌翻译 以下为原文 Could one please give me the corresponding ucf file of xapp1076's Appednix A demo(the public ucf named "sp605_demo_FMC" which is not the same as top level Verilog name?)? Besides, in triple_sdi_tx_output_20b.v, rst of scrambler is tied disabled to directly. So when is the initial state? 
0
|
|
相关推荐
2个回答
|
|
|
通过.zip存档查看xapp1076，我可以看到以下文件：
XAPP1076_S6_GTP_TRIPLE_RATE_SDI / Verilog的 不知道为什么.ucf文件会出现在Verilog文件夹中，但无论如何都存在。 （你确实下载了zip档案？） - Gabor - Gabor 以上来自于谷歌翻译 以下为原文 Looking through the .zip archive for xapp1076, I can see the file under: XAPP1076_S6_GTP_TRIPLE_RATE_SDI/Verilog Not sure why a .ucf file would be in the Verilog folder, but in any case there it is. (you did download the zip archive?) -- Gabor -- Gabor |
|
|
|
|
|
问题是ucf文件名与顶级Verilog名称不同，所以我可以推断出的是demo并非来自zip存档。
此外，第一个加扰器被直接绑在一起。这种现象证实了我的假设。 以上来自于谷歌翻译 以下为原文 The question is the ucf file name is not the same as top level Verilog name, so what I can deduce is the demo is not came from the zip archive. Besides, rst of scrambler is tied disabled directly. This phenomenon confirm me for my assumption. |
|
|
|
|
只有小组成员才能发言，加入小组>>
2379 浏览 7 评论
2794 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2261 浏览 9 评论
3335 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2427 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
755浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
543浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
364浏览 1评论
1960浏览 0评论
681浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
1644
