完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨,大家好,
我需要能够驱动连接到的特定设备 3.3 I / O bank(配置为输出)至逻辑高电平为3.5V。 有可能的 将I / O引脚上的上拉电阻器设置为+ 5v以帮助实现此目的? 如果你想知道什么 我需要驱动它的设备是Fairchild NC7WZ14。 任何意见,将不胜感激。 巴扎 以上来自于谷歌翻译 以下为原文 Hi guy’s, I need to be able to drive a particular device connected toa 3.3 I/O bank (configured as output) to a logic high of 3.5V. It is possibleto put a pull-up resister on the I/O pin to +5v to help achieve this? If you’re wondering whatdevice I need to drive it’s a Fairchild NC7WZ14. Any advice would be appreciated. Bazza |
|
相关推荐
1个回答
|
|
巴扎,
将IO bank Vcco连接到3.5伏电压所需的引脚为...... 3.5伏特!而不是3.3伏特。 说真的,如果这就是你所需要的,对于有限数量的IO,专用一个组以3.5伏或3.6伏运行是完全正常的(所有在推荐的Vcco电压内或在其上:3.75伏是绝对最大值, 在这之上,你将缩短IO的寿命......)。 Austin Lesea主要工程师Xilinx San Jose 以上来自于谷歌翻译 以下为原文 Bazza, Connect the IO bank Vcco for the pins needed to do this 3.5 volt level to .... 3.5 volts!, instead of 3.3 volts. Seriously, if this is all you need, for a limited number of IOs, dedicating one bank to run at 3.5 volts, or 3.6 volts is perfectly fine (all within, or at, the recommended Vcco voltages: 3.75 volts is the absolute maximum, above which, you would be shortening the lifetime of the IOs...). Austin Lesea Principal Engineer Xilinx San Jose |
|
|
|
只有小组成员才能发言,加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2461 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1180浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
587浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
452浏览 1评论
2005浏览 0评论
731浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-24 00:16 , Processed in 1.330741 second(s), Total 48, Slave 41 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号