完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
我是FPGA的新手。
当我创建编程文件时,每个网络都有一个翻译错误:ERROR:NgdBuild:924 - bidirect pad net'IO_RIGHT'正在驱动非缓冲原语: 这个错误意味着什么? 怎么解决? 提前谢谢,gumph 以上来自于谷歌翻译 以下为原文 I'm new to FPGA. When I created programming file, there is a translate error for every net: ERROR:NgdBuild:924 - bidirect pad net 'IO_RIGHT<14>' is driving non-buffer primitives: What does thes error mean? How to solve it? Thanks in advance, gumph |
|
相关推荐
5个回答
|
|
错误消息表明外部引脚正在驱动IBUF,IBUFDS或IOBUF输入缓冲区以外的其他引脚。
可能的原因是,在合成设计时,IO缓冲区插入被禁用。 ------您是否尝试在Google中输入问题? 如果没有,你应该在发布之前。太多结果? 尝试添加网站:www.xilinx.com 以上来自于谷歌翻译 以下为原文 The error message indicates that an external pin is driving something other than an IBUF, IBUFDS or IOBUF input buffer. The likely cause is that when the design was synthesized the IO buffer insertion was disabled.------Have you tried typing your question into Google? If not you should before posting. Too many results? Try adding site:www.xilinx.com |
|
|
|
谢谢mcgett,你能指导我一个关于IBUF,IBUFDS或IOBUF的文件或链接吗?
对不起,我是FPGA的新手,甚至不知道IBUF,IBUFDS或IOBUF是什么。 我希望在没有任何时钟的情况下实现多路复用功能。 再次感谢,gumph 以上来自于谷歌翻译 以下为原文 Thanks mcgett, could you direct me to a document or a link talking about IBUF, IBUFDS or IOBUF? Sorry I'm new to FPGA and don't even know what IBUF, IBUFDS or IOBUF are. I wish to realize a muxing function without any clock involved. Thanks again, gumph |
|
|
|
非常感谢!
在合成设计时,如何避免IO缓冲区插入被禁用? 或者如何启用IO缓冲区插入? 问候,gumph 以上来自于谷歌翻译 以下为原文 Thanks a lot! How can avoid IO buffer insertion being disabled when the design was synthesized? or how can I enable IO buffer insertion? Regards, gumph |
|
|
|
要做到这一点,
在合成之前,请执行以下操作: 右键单击“Synthesize”并选择properties选择“Xilinx特定选项”检查第一行“添加IO缓冲区”请注意,这是使用xilinx 10.1完成的,这是我的版本,我不知道它在以前的版本中是否有所不同! 以上来自于谷歌翻译 以下为原文 To do that, before synthesizing do the following:
|
|
|
|
谢谢bkazour,我检查了我的设置并添加了已经被选中的IO缓冲区。
还有什么可能有用吗? Regareds, Zebin 以上来自于谷歌翻译 以下为原文 Thanks bkazour, I checked my settings and add IO buffers already being selected. Anything else might be helpful? Regareds, Zebin |
|
|
|
只有小组成员才能发言,加入小组>>
2339 浏览 7 评论
2758 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2237 浏览 9 评论
3308 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2385 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
698浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
493浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
277浏览 1评论
703浏览 0评论
1899浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-10-20 11:56 , Processed in 1.457018 second(s), Total 55, Slave 48 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号