发帖

【优惠升级】华秋PCB首单最高立减100元，SMT免费贴片！！！

[问答]

AN61345环回问题

1016 Verilog

问答对人有帮助，内容完整，我也想知道答案 0 问题是，当使用AN61345回环Verilog过程传送512字节数据（05）时，它将在开始时返回大约512个字节数据（05）。批量输出转移成功。缓冲区含量0000、05、05、05、05、05、05、05、05、05、05、05、05、05、α、α、γ、β、γ、γ、β、γ、γ、β、γ、γ、β、γ、γ、β、γ、γ、β、γ、β、γ、β、γ、β、γ、β、γ、β、γ、β、γ、β、γ、β、γ、β、γ、β、γ、β、γ、β、γ、β、γ、β、γ、β、γ、β、γ、β、γ、β、γ、β、γ、β、γ、β、γ、β、γ、β、γ、β、γ、β、γ、β、γ、β、γ、β、γ、β、γ、β、γ、β、γ、β、γ、β、γ、β、γ、β、γ、β、γ、β、γ、β、γ、β、γ、β、γ、β、γ、β、γ、β、γ、β、γ、β、γ、β、γ、β、γ、β、γ、β、γ、β、γ、β、05、05、05、05、05、05、05、05、05、05、05、05、05、05、2、2、1、2、2、1、2、2、2、1、2、2、2、1、2、2、2、2、1、2、05、05、05、05、μ、05、05、05、05、05、μ、05、05、05、05、05、μ、05、05、05、05、μ、05、05、05、05、05、y、y、z、z、y、z、z、z、m、y、y、m、z、y、y、m、y、m、m、y、m、m、y、m、m、y、m、m、y、m、m、m、m、m、m、m、m、m、m、m、m、m、m、m、m、m、m、m、m、m、m、m、m、m、m、m、m、m、m、m、m、m、m、m、m、m、m、m、m、m、m、m、m、m、m、m、m、m、m、m、m、m、m、m、m5 05 05 05 05 00 B0 05 05 05 05 05 05 05 0505、05、05、05、05、05、05、05、05、05、05、05、05、05、2、2、2、1、2、2、2、1、2、2、1、2、2、2、2、2、1、2、05、05、05、05、05、2、2、1、2、2、1、2、2、1、2、2、1、2、2、2、1、2、2、1、2、2、1、2、2、1、2、2、1、2、2、1、2、2、1、2、2、1、2、2、1、2、2、1、2、2、2、1、2、2、1、2、2、1、2、2、2、2、1、2、2、2、2、2、2、2、2、2、2、2、2、2、2、2、2、2、2、2、2、2、2、2、2、2、2、2、3、3、05、05、05之间的关系；05 05 0160 0160 05 05 05 05 05 05 05 05 055、05、05、05、05、05、05、05、05、05、05、01C0、05、05、05、05、05、1、2、2、0、1、2、0、1、0、0、1、0、0、1、0、0、1、0、0、1、0、0、1、0、0、1、0、0、1、0、0、1、0、0、1、0、0、1、0、0、1、0、0、1、0、0、1、0、0、1、0、0、1、0、0、1、0、0、1、0、0、1、0、0、1、0、0、1、0、0、1、0、0、1、0、0、1、0、0、1、0、0、1、0、0、1、0、0、1、0、0、1、0、0、1、0、0、1、0、0、1、0、0、1、0、0、1、0、0、1、0、0、1、0、0、1、0、0、1、0、0、1、0、0、1、0、0、1、0缓冲区含量0000、00、00、05、05、05、05、05、05、05、05、05、05、05、α、α、γ、β、γ、γ、β、γ、γ、β、γ、γ、β、γ、γ、β、γ、γ、β、γ、β、γ、β、γ、β、γ、β、γ、β、γ、β、γ、β、γ、β、γ、β、γ、β、γ、β、γ、β、γ、β、γ、β、γ、β、γ、β、γ、β、γ、β、γ、β、γ、β、γ、β、γ、β、γ、β、γ、β、γ、β、γ、β、γ、β、γ、β、γ、β、γ、β、γ、β、γ、β、γ、β、γ、β、γ、β、γ、β、γ、β、γ、β、γ、β、γ、β、γ、β、γ、β、γ、β、γ、β、γ、β、γ、β、γ、β、γ、β、γ、β、γ、β、γ、β、05、05、05、05、05、05、05、05、05、05、05、05、05、05、2、2、1、2、2、1、2、2、2、1、2、2、2、1、2、2、2、2、1、2、05、05、05、05、μ、05、05、05、05、05、μ、05、05、05、05、05、μ、05、05、05、05、μ、05、05、05、05、05、y、y、z、z、y、z、z、z、m、y、y、m、z、y、y、m、y、m、m、y、m、m、y、m、m、y、m、m、y、m、m、m、m、m、m、m、m、m、m、m、m、m、m、m、m、m、m、m、m、m、m、m、m、m、m、m、m、m、m、m、m、m、m、m、m、m、m、m、m、m、m、m、m、m、m、m、m、m、m、m、m、m、m、m、m5 05 05 05 05 00 B0 05 05 05 05 05 05 05 0505、05、05、05、05、05、05、05、05、05、05、05、05、05、2、2、2、1、2、2、2、1、2、2、1、2、2、2、2、2、1、2、05、05、05、05、05、2、2、1、2、2、1、2、2、1、2、2、1、2、2、2、1、2、2、1、2、2、1、2、2、1、2、2、1、2、2、1、2、2、1、2、2、1、2、2、1、2、2、1、2、2、2、1、2、2、1、2、2、1、2、2、2、2、1、2、2、2、2、2、2、2、2、2、2、2、2、2、2、2、2、2、2、2、2、2、2、2、2、2、2、2、3、3、05、05、05之间的关系；05 05 0160 0160 05 05 05 05 05 05 05 05 055、05、05、05、05、05、05、05、05、05、05、01C0、05、05、α、α、α、α、α、α、α、α、α、α、α、α、α、α、α、α、α、α、α、α、α、α、α、α、α、α、α、α、α、α、α、α、α、α、α、α、α、α、α、α、α、α、α、α、α、α、α、α、α、α、α、α、α、α、α、α、α、α、α、α、α、α、α、α、α、α、α、α、α、α、α、α、α、α、α、α、α、α、α、α、α、α、α、α、α、α、α、γ、α、α、γ、α、α、γ、α、α、γ、α、α、γ、α、γ、α、γ、α、γ、α、γ、α、γ、α、α、γ、α、α、γ、α、α、γ、α、β、当我想用自己的Verilog程序传输2字节数据时，同样的问题也出现了，第一个字节也包含了00个字节，但是接下来的2个字节是正确的。我不知道为什么？批量输出转移成功。缓冲区内容0000，12，散装批量成功。缓冲区内容0000、00、00、00、00、00、00、00、00、12、10、大批量、大批量转移成功。缓冲区内容0000，15，散装批量成功。缓冲区内容0000、15、14散装传输批量成功。缓冲区内容0000，16，散装批量成功。缓冲区内容0000 16 17 以上来自于百度翻译以下为原文 The problem is that when transfer 512bytes data(05) using the AN61345 loopback verilog procedure,it will return the 512 bytes data(05) with some 00 in the begining .It shows as the following: Bulk OUT Transfer Bulk OUT success. Buffer Contents 0000 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 0010 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 0020 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 0030 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 0040 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 0050 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 0060 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 0070 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 0080 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 0090 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 00A0 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 00B0 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 00C0 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 00D0 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 00E0 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 00F0 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 0100 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 0110 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 0120 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 0130 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 0140 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 0150 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 0160 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 0170 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 0180 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 0190 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 01A0 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 01B0 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 01C0 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 01D0 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 01E0 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 01F0 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 Bulk IN Transfer Bulk IN success. Buffer Contents 0000 00 00 05 05 05 05 05 05 05 05 05 05 05 05 05 05 0010 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 0020 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 0030 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 0040 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 0050 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 0060 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 0070 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 0080 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 0090 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 00A0 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 00B0 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 00C0 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 00D0 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 00E0 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 00F0 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 0100 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 0110 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 0120 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 0130 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 0140 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 0150 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 0160 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 0170 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 0180 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 0190 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 01A0 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 01B0 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 01C0 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 01D0 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 01E0 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 01F0 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 05 When I want transfer 2bytes data using my own verilog procedure ,the same problem come ,the fist two bytes are also including some 00,but the next 2bytes are correct .I don't know why? Bulk OUT Transfer Bulk OUT success. Buffer Contents 0000 12 10 Bulk IN Transfer Bulk IN success. Buffer Contents 0000 00 00 00 00 00 00 00 00 12 10 Bulk OUT Transfer Bulk OUT success. Buffer Contents 0000 15 14 Bulk IN Transfer Bulk IN success. Buffer Contents 0000 15 14 Bulk OUT Transfer Bulk OUT success. Buffer Contents 0000 16 17 Bulk IN Transfer Bulk IN success. Buffer Contents 0000 16 17 0
2019-5-13 07:46:02　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 36切53 该类别下有 65 个回答。邀请回答 hnui2002 该类别下有 50 个回答。邀请回答细水爱长流该类别下有 33 个回答。邀请回答不cdvdhgdh 该类别下有 31 个回答。邀请回答 iwuwjgj 该类别下有 26 个回答。邀请回答 cslb2000 该类别下有 25 个回答。邀请回答珠海易胜该类别下有 23 个回答。邀请回答 ggfx 该类别下有 23 个回答。邀请回答 h1654155958.0210 该类别下有 22 个回答。邀请回答 hrtuoyu 该类别下有 22 个回答。邀请回答 ncmza 该类别下有 21 个回答。邀请回答 shaoye88 该类别下有 21 个回答。邀请回答瑾年Invader 该类别下有 20 个回答。邀请回答望望Ll 该类别下有 20 个回答。邀请回答 april_yu 该类别下有 20 个回答。邀请回答 zkzk196599 该类别下有 19 个回答。邀请回答 lucas_songlea 该类别下有 18 个回答。邀请回答 nvwuwy 该类别下有 18 个回答。邀请回答 zhan81411 该类别下有 17 个回答。邀请回答 cmh22 该类别下有 17 个回答。邀请回答举报黄彩萍相关推荐 • 找不到应用AN61345的驱动程序 1554 • 如何查看这两个代码的输出？ 1130 • 可以使用应用笔记AN61345通过GPIF接口而不是FPGA将图像传感器连接到FX2LP吗？ 2544 • AN61345违反时序 1178 • BULK IN转移失败 1732 • 怎么从FPGA输入流到FX2LP？ 1205 • 请问LS1046有SPI环回选项吗？ 340 • 什么是环回测试？ 3816 • 如何使用CAN通讯环回模式测试CAN收发？ 7043 • 使用QSFP28 +光纤进行外部环回不能正常工作是为什么？ 1394 3个回答

答案对人有帮助，有参考价值 0 你好，我想知道你的界面的细节。你使用FX2LP DVK还是定制板？请让我知道你的界面的细节。谢谢普拉吉斯以上来自于百度翻译以下为原文 Hi, I would like to know the details of your interface. Are you using FX2LP DVK or custom board? Please let me know the details of your interface. Thanks Prajith

2019-5-13 07:53:05 评论举报张婷婷

答案对人有帮助，有参考价值 0 嗨，我使用CySCOLLoE测试FPGA和CY68013A之间的回环。我只是把数据发送到EP2端点和回送到EP6端点。下面是我的固件，我的固件有什么问题吗？虚空TDyIIT（空隙）/ /在启动时调用{//设置CPU时钟到24MHz CPUCS= 0x08；SYNCDELAY；/ /设置从FIFO接口到48 MHz，同步，IFCK输出IFCOFIGG= 0xE3；SycCdTrime:ReVCTL= 0x03；SYNCDELAY；//寄存器需要同步延迟，参见第15.14节/F节ET-FIFOPENTION//PKPKAND OPEPKISO//EXXBCH：L RVCTL//GPIFTCB2/GPIFTCB1/GPIFTCB0//EXFIFOFFH：L //EXXFIFOCFG EPXGPIFFLGSEL//PFRUGASXXX EPXFIFORIQ//EXXFIFOI/GPIFIQ//GPIIFIGPIFADRH：L//UDMACRCH：L EPXGPIFTIG//GPIFTRIG／/Note：PR前述E-ReVEPXGPIFTCH/L寄存器也受到影响。//这些已经被gpIFTc[b3:b0]寄存器所代替。 //Debug：所有端点都有其有效的位设置/默认值：Type 1＝1，Type 0＝0 -&大容量/默认值：EP2和EP4 DIR位为0（Out-Dead）/默认值：EP6和EP8 DIR位为1（在方向上）//默认值：EP2、EP4、EP6和EP8是双缓冲的。 /我们只是使用默认值，是的，这不是必要的…EP1OutCFG＆AMP= 0x7F；//设置无效EP1Cnfg＆AMP= 0x7f；SYNCDELAY；//参见TRM第15.14部分EP2CFG＝0xA2；/ /设置EP2有效，OUT，BULD，512，双缓冲。同步延迟；EP4CFG＆AMP= 0x7F；/ /设置无效。同步延迟；EP6CFG= 0xE2；//设置EP6有效，in，散装，512，双缓冲区。同步延迟；EP8CFG＆AMP= 0x7F；/ /设置无效。FixPoT＝0x80；//重置所有FIFO＝0x02；FiPosit＝0x02；FiPosie= 0x04；SycCdTrime:FiPosie= 0x06；SycCdTrime:FiPosie= 0x08；SycCdEnter；FiPosie= 0x00；SycCdTrand；OutpkTurnay= 0x82.；/ARM EP2两次SimCtRead；OutpkTurnay= 0x82.；SycRead；Ep2FIFO；CFG＝0x11；//EP2 AutoDe= 1字宽＝1；SycCelp；EP6FIFOCFG＝0x0d；//EP6 Autin＝1字宽＝1；SycCdTrime:PrimaAsAb＝0xE0；/FLAB作为EP6全标志，SycCdRead；pFrAgCSCD= 0x08；/FLAC作为EP2空标志SycDelay；PoTaCfg= 0x00；/ /通常不需要FLAD同步延迟。FIFOP极性＝0x00；/ /设置所有从属FIFO接口引脚作为有源低同步延迟；EP6AutoLunh＝0x02；SimcDelp；EP6AutoNeLLL＝0x00；SimcDelp；} 以上来自于百度翻译以下为原文 Hi,I'm using the CyConsloe to test the loopback between FPGA and the cy68013a。I just send data to the EP2 endpoint and loopback to the EP6 endpoint The following is my firmware ,is there something wrong with my firmware void TD_Init(void) // Called once at startup { // set the CPU clock to 24MHz CPUCS =0x08; SYNCDELAY; // set the slave FIFO interface to 48MHz,SYNC,IFCLK output IFCONFIG = 0xE3; SYNCDELAY; REVCTL = 0x03; SYNCDELAY; // Registers which require a synchronization delay, see section 15.14 // FIFORESET FIFOPINPOLAR // INPKTEND OUTPKTEND // EPxBCH:L REVCTL // GPIFTCB3 GPIFTCB2 // GPIFTCB1 GPIFTCB0 // EPxFIFOPFH:L EPxAUTOINLENH:L // EPxFIFOCFG EPxGPIFFLGSEL // PINFLAGSxx EPxFIFOIRQ // EPxFIFOIE GPIFIRQ // GPIFIE GPIFADRH:L // UDMACRCH:L EPxGPIFTRIG // GPIFTRIG // Note: The pre-REVE EPxGPIFTCH/L register are affected, as well... // ...these have been replaced by GPIFTC[B3:B0] registers // default: all endpoints have their VALID bit set // default: TYPE1 = 1 and TYPE0 = 0 --> BULK // default: EP2 and EP4 DIR bits are 0 (OUT direction) // default: EP6 and EP8 DIR bits are 1 (IN direction) // default: EP2, EP4, EP6, and EP8 are double buffered // we are just using the default values, yes this is not necessary... EP1OUTCFG &= 0x7F; //set invalid EP1INCFG &= 0x7F; SYNCDELAY; // see TRM section 15.14 EP2CFG = 0xA2; //set EP2 valid, out, bulk, 512, double buffer. SYNCDELAY; EP4CFG &= 0x7F; //set invalid. SYNCDELAY; EP6CFG = 0xE2; //set EP6 valid, in, bulk, 512, double buffer. SYNCDELAY; EP8CFG &= 0x7F; //set invalid. SYNCDELAY; FIFORESET = 0x80; // reset all FIFOs SYNCDELAY; FIFORESET = 0x02; SYNCDELAY; FIFORESET = 0x04; SYNCDELAY; FIFORESET = 0x06; SYNCDELAY; FIFORESET = 0x08; SYNCDELAY; FIFORESET = 0x00; SYNCDELAY; OUTPKTEND=0x82; //arm EP2 two times SYNCDELAY; OUTPKTEND=0x82; SYNCDELAY; EP2FIFOCFG = 0x11; //EP2 autoout=1 wordwide=1; SYNCDELAY; EP6FIFOCFG = 0x0D; //EP6 autoin=1 zerolength=1 wordwide=1; SYNCDELAY; PINFLAGSAB = 0xE0; // FLAGB as EP6 full flag, SYNCDELAY; PINFLAGSCD = 0x08; // FLAGC as EP2 empty flag SYNCDELAY; PORTACFG = 0x00; // won't generally need FLAGD SYNCDELAY; FIFOPINPOLAR = 0x00; // set all slave FIFO interface pins as active low SYNCDELAY; EP6AUTOINLENH = 0x02; SYNCDELAY; EP6AUTOINLENL = 0x00; SYNCDELAY; }

2019-5-13 07:59:23 评论举报黄彩萍

答案对人有帮助，有参考价值 0 你好，与AN61345一起使用的从属项目是否也会遇到同样的错误？当做普拉吉斯以上来自于百度翻译以下为原文 Hi, Are you getting the same error with slave project which comes with AN61345? Regards Prajith

2019-5-13 08:18:46 评论举报张婷婷

只有小组成员才能发言，加入小组>>

Cypress技术论坛

754个成员聚集在这个小组

精选推荐

CY7C64713加载固件到RAM不能被电脑识别

2110 浏览 1 评论
请问电池电压9V和1 A.有可能用PSoC测量吗？

1858 浏览 1 评论
如何通过改变VCO频率来获得正确的时钟频率？

3673 浏览 1 评论
请问可以直接使用来自FX2LP固件的端点向主机FIFO写入数据吗？

1791 浏览 6 评论
请问有没有办法可以改进GPIFII设计器？

1540 浏览 1 评论

最新话题

热门话题

CY8C4025LQI在程序中调用函数，通过示波器观察SCL引脚波形，无法将pin0.4(SCL)下拉是什么原因导致？

576浏览 2评论
CYUSB3065焊接到USB3.0 TYPE-B口的焊接触点就无法使用是什么原因导致的？

430浏览 2评论
CX3连接Camera修改分辨率之后，播放器无法播出camera的画面怎么解决？

440浏览 2评论
CY7C68016固件为什么无法从EEPROM中启动？

390浏览 2评论
使用stm32+cyw43438 wifi驱动whd，WHD驱动固件加载失败的原因？

937浏览 2评论

创建小组步骤

创建小组创建自己的地盘
个性设置精心打造小组空间
邀请好友邀请好友加入我的小组
小组升级小组积分升级赢得社区推荐

创建属于自己的小组

快速回复 返回顶部 返回列表

关注微信公众号

电子发烧友网

电子发烧友论坛

社区合作: 刘勇; 联系电话：15994832713; 邮箱地址：liuyong@huaqiu.com

社区管理: elecfans短短; 微信：elecfans_666; 邮箱：users@huaqiu.com

【优惠升级】华秋PCB首单最高立减100元，SMT免费贴片！！！

返回 Cypress技术论坛

回复

关闭

站长推荐 /7

快速回复 返回顶部 返回列表

- 技术社区: HarmonyOS技术社区

RISC-V MCU技术社区

FPGA开发者技术社区

- OpenHarmony开源社区: OpenHarmony开源社区

- 嵌入式论坛: ARM技术论坛

STM32/STM8技术论坛

嵌入式技术论坛

单片机/MCU论坛

RISC-V技术论坛

瑞芯微Rockchip开发者社区

FPGA|CPLD|ASIC论坛

DSP论坛

- 电路图及DIY: 电路设计论坛

DIY及创意

电子元器件论坛

专家问答

- 电源技术论坛: 电源技术论坛

无线充电技术

- 综合技术与应用: 机器人论坛

USB论坛

电机控制

模拟技术

音视频技术

综合技术交流

上位机软件（C/Python/Java等）

- 无线通信论坛: WIFI技术

蓝牙技术

天线|RF射频|微波|雷达技术

- EDA设计论坛: PCB设计论坛

DigiPCBA论坛

Protel|AD|DXP论坛

PADS技术论坛

Allegro论坛

multisim论坛

proteus论坛|仿真论坛

KiCad EDA 中文论坛

DFM|可制造性设计论坛

- 测试测量论坛: LabVIEW论坛

Matlab论坛

测试测量技术

传感技术

- 招聘/交友/外包/交易/杂谈: 项目外包

供需及二手交易

工程师杂谈|交友

招聘|求职|工程师职场

- 官方社区: 发烧友官方/活动

华秋商城

华秋电路

time

recommend

hot

post

—
—
—

版
块
导
航