完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
1044
|
嗨，
我正在尝试将std_logic转换为std_logic_vector（0 downto 0）以使用下面的函数输入coregen黑盒子，但我一直收到此错误。 function vectorize（s：std_logic）return std_logic_vector isvariable z：std_logic_vector（0 downto 0）; begin z（0）：= s; return z; end vectorize; DIN0 谢谢。 Spartan_User 以上来自于谷歌翻译 以下为原文 Hi, I'm trying to convert std_logic to std_logic_vector (0 downto 0) to feed into coregen black box using function below, but I keep getting this error. function vectorize(s: std_logic) return std_logic_vector is variable z: std_logic_vector(0 downto 0); begin z(0) := s; return z; end vectorize; din0 <= vectorize(PDMUP); # ** Error: C:/IDEA/Projects/Phoenix/DigitalInterface/OK_FPGA/digMicCodec.vhd(128): near "function": syntax error # ** Error: C:/IDEA/Projects/Phoenix/DigitalInterface/OK_FPGA/digMicCodec.vhd(132): RETURN statement must be inside of a subprogram. # ** Error: C:/IDEA/Projects/Phoenix/DigitalInterface/OK_FPGA/digMicCodec.vhd(133): Labels do not match: 'rtl' and 'vectorize'. # ** Error: C:/IDEA/Projects/Phoenix/DigitalInterface/OK_FPGA/digMicCodec.vhd(133): VHDL Compiler exiting Thanks. Spartan_User 
0
|
|
相关推荐
3个回答
|
|
|
|
|
|
2019-5-13 07:01:29
评论
|
|
|
|
|
|
|
|
|
|
|
|
2019-5-13 07:26:20
评论
|
|
只有小组成员才能发言，加入小组>>
3118 浏览 7 评论
3407 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2874 浏览 9 评论
3966 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
3057 浏览 15 评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
1325浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
1167浏览 1评论
/9 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
淘帖
543
