完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨,
我正在尝试使用Spartan3开发板上的按钮,用户指南提到“按下按钮将节点连接到地(逻辑低电平)。必须使用内部Spartan-3上拉强制推动逻辑高电平 按钮未被按下“。 按钮连接到XC3S1500FPGA的引脚T6。 如何将引脚T6的IOB设置为逻辑高电平(如未按下按钮时)? 感谢是否有任何形式的建议或建议。 谢谢 以上来自于谷歌翻译 以下为原文 Hi, I am trying to use a push button on the Spartan3 development board, the user guide mention "Pushing a push button connects the node to Ground (logic low). Internal Spartan-3 pull ups must be used to force a logic high when the push button is not pushed". The push button is connected to pin T6 of the XC3S1500 FPGA. How exactly do I set the IOB of pin T6 to logic high (as when the push button is not pushed)? Appreciate if any form of suggestion or advice. Thanks |
|
相关推荐
2个回答
|
|
您可以使用限制指南第246页中介绍的上拉约束:http://toolbox.xilinx.com/docsan/xilinx10/books/docs/cgd/cgd.pdf
以上来自于谷歌翻译 以下为原文 You can use the pull up constraint this is explained on page 246 of the constraints guide: http://toolbox.xilinx.com/docsan/xilinx10/books/docs/cgd/cgd.pdf |
|
|
|
您可以在ISE中的IO属性中指定它。
(property -termination- as PULLUP)。 这是拖累财产。 如果您仍然遇到任何问题,请告诉我。 谢谢, Dankesh V. Shah 以上来自于谷歌翻译 以下为原文 You can specify it in IO properties in ISE. (property -termination - as PULLUP). It is drag down property. Please let me know if you still face any problem with it. Thanks, Dankesh V. Shah |
|
|
|
只有小组成员才能发言,加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2459 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1135浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
581浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
447浏览 1评论
2002浏览 0评论
726浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-22 10:34 , Processed in 1.276249 second(s), Total 78, Slave 62 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号