完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
有一个简单的例子。
entity cnt4 isport(clk:in std_logic; q:out std_logic_vector(3 downto 0); REST:IN STD_LOGIC); end cnt4; 建筑行为cnt4 issignal Q1:std_logic_vector(3 downto 0); 开始 process(clk)beginif RESTif clk'event和clk ='1'然后Q1end if; ELSE Q1END IF; end process; q 结束行为; 但它无法创造出一股浪潮。当我添加一个“休息”时,波浪就会出现。 实体cnt4 isport(clk:在std_logic中; q:out std_logic_vector(3 downto 0); REST:IN STD_LOGIC); end cnt4; 建筑行为cnt4 issignal Q1:std_logic_vector(3 downto 0);开始 进程(clk,REST)从REST开始 ELSIF clk'event和clk ='1'然后Q1end if; 结束过程; 行为; 为什么? 消息由wintoborn在10-17-2007 06:42 AM编辑 以上来自于谷歌翻译 以下为原文 there is a simple example.entity cnt4 is port(clk:in std_logic; q:out std_logic_vector(3 downto 0); REST:IN STD_LOGIC); end cnt4; architecture Behavioral of cnt4 is signal Q1:std_logic_vector(3 downto 0); begin process(clk) begin if REST<='0' THEN if clk'event and clk='1' then Q1<=Q1+1; end if; ELSE Q1<="0000"; END IF; end process; q<=Q1; end Behavioral; end process; q<=Q1; end Behavioral; But it cann't creat a wave .when I add a 'rest',wave appreared. Entity cnt4 is port(clk:in std_logic; q:out std_logic_vector(3 downto 0); REST:IN STD_LOGIC); end cnt4; architecture Behavioral of cnt4 is signal Q1:std_logic_vector(3 downto 0); begin process(clk,REST) begin if REST<='0' THEN Q1<="0000"; ELSIF clk'event and clk='1' then Q1<=Q1+1; end if; end process; q<=Q1; end Behavioral; WHY? Message Edited by wintoborn on 10-17-2007 06:42 AM |
|
相关推荐
1个回答
|
|
你好......你没有给Q1提供初始值(异步)
内部信号(第一版)。 更改信号声明,如下所示 并且第一个版本将起作用,尽管它不是一个好的编码实践和 第二个版本更可取...... 信号Q1:std_logic_vector(3 downto 0):=“0000”; 乔治 以上来自于谷歌翻译 以下为原文 Hello... You are not giving initial value (asynchronously) to Q1internal signal (first version). Change the signal declaration like the one belowand the first version will work, although it is not a good coding practice andthe second version is preferable… signal Q1:std_logic_vector(3 downto 0) := “0000”; George |
|
|
|
只有小组成员才能发言,加入小组>>
2387 浏览 7 评论
2802 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2269 浏览 9 评论
3337 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2437 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
765浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
549浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
378浏览 1评论
1972浏览 0评论
689浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-27 04:55 , Processed in 5.316337 second(s), Total 81, Slave 64 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号