[问答]

编译器指令关闭简化？

问答对人有帮助，内容完整，我也想知道答案 0 大家好，我正在设计一个数字电路（在硅上，而不是FPGA）。我想创建一系列逆变器。现在我有： assign delay15 =！delay14; assign delay14 =！delay13; assign delay13 =！delay12; ... 我知道合成器会将这种情况简化为单个逆变器（见图），但我想要额外的路由延迟。有谁知道编译器指令关闭简化？请注意，这是梳状逻辑延迟（比最快时钟快几倍）。我理解这些延误通常是一个坏主意。但是，我正在做的事情是必要的。谢谢，凯文以上来自于谷歌翻译以下为原文 Hello all, I am designing a digital circuit (on silicon, not FPGA). I want to create a chain of inverters. right now I have: assign delay15 = !delay14; assign delay14 = !delay13; assign delay13 = !delay12; ... I know that the synthesizer will see simplify this to a single inverter (see picture), but I want the extra routing delay. Does anyone know the compiler directive to turn off the simplification? Note that this is a comb logic delay (several times faster than the fastest clock). I understand these delays are usually a bad idea. However, it is necessary for what I am doing. Thanks, Kevin 0
2019-4-23 08:47:12　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × asd008 该类别下有 32 个回答。邀请回答 aaaa321 该类别下有 27 个回答。邀请回答 doublelove 该类别下有 26 个回答。邀请回答 vynywrwr 该类别下有 21 个回答。邀请回答 hgjhgd 该类别下有 19 个回答。邀请回答 bwerwer 该类别下有 18 个回答。邀请回答 hanyan533 该类别下有 18 个回答。邀请回答 Jaionm 该类别下有 18 个回答。邀请回答 handsomelchcpp 该类别下有 17 个回答。邀请回答 wang2222222 该类别下有 17 个回答。邀请回答 ningee 该类别下有 16 个回答。邀请回答 binro 该类别下有 16 个回答。邀请回答 myf888 该类别下有 15 个回答。邀请回答 wznnzw 该类别下有 15 个回答。邀请回答 60user25 该类别下有 14 个回答。邀请回答 zcy615 该类别下有 14 个回答。邀请回答 wanglinhua2627 该类别下有 14 个回答。邀请回答 guotong1984 该类别下有 14 个回答。邀请回答 yhxc 该类别下有 14 个回答。邀请回答 armortech 该类别下有 14 个回答。邀请回答举报李建平相关推荐 • 使用Arduino IDE编译器指令的疑问求解 231 • 关于C28x编译器的pragma指令，不看肯定后悔 1582 • DSC编译器找不到链接文件是怎么回事？ 309 • matlab找不到编译器！ 11067 • 内置函数真的内置到XC16编译器吗？ 1311 • 如何使用PIC32 MZ2048 EFM124处理器和XC32版本1.40编译器 1457 • 请教dm8168的arm编译器的问题 1108 • 如何使用编译器的内联函数？ 2125 • 请问控制编译器的选项有哪些？ 1433 • 什么是交叉编译器？ 820 2个回答

答案对人有帮助，有参考价值 0 你在这里发帖，为什么？我建议你正在做的事情（异步设计）会以泪流满面。不要这样做。 Austin Lesea主要工程师Xilinx San Jose 以上来自于谷歌翻译以下为原文 And you are posting here, why? I suggest the what you are doing (asynchronous design) will end in tears. Do not do it that way. Austin Lesea Principal Engineer Xilinx San Jose

2019-4-23 08:54:27 评论举报潘晶燕

答案对人有帮助，有参考价值 0 @ geco.kevin >>我正在设计一个数字电路（在硅上，而不是FPGA）。然后你应该问你用来合成的工具＆amp; 为这个设计做PAR。 PS一个选项是从标准单元库中实例化逆变器。这些手动实例化通常在ASIC流程中不受合成工具的干扰。 - 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。以上来自于谷歌翻译以下为原文 @geco.kevin >> I am designing a digital circuit (on silicon, not FPGA). Then you should ask the tool you use to synthesize & do PAR for this design. PS one option is to instantiate an inverter from your standard cell library. These manual instantiations are usually left unmolested by the synthesis tool in an ASIC flow. - Please mark the Answer as "Accept as solution" if information provided is helpful. Give Kudos to a post which you think is helpful and reply oriented.

2019-4-23 09:05:46 评论举报陈苏文