完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
大家好，
我正在使用Virtex 5，并试图实现我的设计的时序收敛。 速度等级为-2，为150Mhz。 从.srp报告中，我的设计的最大频率非常接近。 但是，我想我必须在那里保留一些余量以防止P＆amp; R之后的时序故障。 有经验法则吗？ 说，10％？ 谢谢， TG 以上来自于谷歌翻译 以下为原文 Hi all, I am working with Virtex 5, and trying to achieve timing closure of my design. The speed grade is -2, and it is 150Mhz. From the .srp report, I got the max frequency of my design to be very close to that. However, I guess I have to leave some margin there to prevent timing failures after P&R. Is there any rule of thumb? Say, 10%? Thanks, TG 
0
|
|
相关推荐
3个回答
|
|
|
G，
你需要有超过0的松弛（正数）。 并且，如果你已经考虑了时钟抖动和系统抖动（其中1/2是你需要的正斜率，或者如果包含在时序约束中，你仍然需要至少0个松弛）。 你还需要更多吗？ 否。如果温度，电压和所有抖动源都得到了正确的表征，请不要。 如果您不了解您的抖动，或者您的规格（电压或温度）不符合规定，则没有安全余量。 Austin Lesea主要工程师Xilinx San Jose 以上来自于谷歌翻译 以下为原文 g, You need to have more than 0 slack (a positive number). And, if you have accounted for clock jitter, and system jitter (1/2 of that is the positive slack you will need, or if included in the timing constraint, you still need at least 0 slack). Do you need more than that? No. Not if temperature, voltage, and all sources of jitter are properly characterized. If you do not know your jitter, or if you operate out of specifications (voltages, or temperatures), then there is no safe margin. Austin Lesea Principal Engineer Xilinx San Jose |
|
|
|
|
|
|
|
|
|
|
|
小心 - 原始问题提到了.srp报告中的时间安排。
这是XST合成后的时序估计。 合成时的时间估计值得怀疑。 真的只是在地点和路线之后的时间超出了任何真正的意义。 那么，只要你对P＆amp; R的输出进行了适当的限制你的设计（包括抖动），@ austin所说的不需要额外的余量，很难根据合成的结果做出任何类型的陈述 。 一般来说，如果您的综合结果并不比您的目标慢得多，那么值得继续进行P＆amp; R。 Avrum 以上来自于谷歌翻译 以下为原文 Careful - the original question mentions the timing in the .srp report. This is the timing estimate after XST synthesis. The timing estimates out of synthesis are of questionable use. Really only the timing out of trce after place and route have any real meaning. So, what @austin says about needing no extra margin as long as you have properly constrained your design (including jitter) is true for the outputs of P&R, it is very hard to make any kind of statement based on the results from synthesis. In general, if your synthesis results are not massively slower than your goal, then it is worth proceeding to P&R. Avrum |
|
|
|
|
只有小组成员才能发言，加入小组>>
3118 浏览 7 评论
3407 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2873 浏览 9 评论
3966 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
3057 浏览 15 评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
1325浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
1167浏览 1评论
/9 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
873
评论
淘帖
2079
