完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
我必须从FPGA评估板发送一个时钟到另一个板。
两者都通过FMC连接。 我的问题是，我可以从FPGA发送到其他单端的最大频率。 使用差分时钟的阈值（MHz）是多少？ 以上来自于谷歌翻译 以下为原文 I have to send a clock from FPGA eval board to another board. Both are connected through FMC. My question is, what can be maximum frequency which I can send from FPGA to other board single ended. What is the threshold(MHz) to use differential clock? 
0
|
|
相关推荐
4个回答
|
|
|
PCB走线，
非常标准，材料不变（1/2盎司铜，玻璃纤维板），因此每单位距离的损失根本无法改变。 对于这两种情况，布局通常为50欧姆单端，或100欧姆差分（影响宽度和间距）。 在任何一种情况下，都使用信号完整性***为我们的器件提供的IBIS模型。 实际上，系统中的损耗和噪声将限制两种情况下的最大频率。 差分通常具有更好的抗噪性，因此通常用于此原因。 Austin Lesea主要工程师Xilinx San Jose 在原帖中查看解决方案 以上来自于谷歌翻译 以下为原文 PCB traces, Are pretty standard, and unchanging in materials (1/2 ounce copper, fiberglass board) so the loss per unit distance cannot be varied by much at all. The layout is usually for 50 ohms single ended, or 100 ohms differential (affects width and spacing) for the two cases. In either case, a signal integrity simulation is used to verify it will work using the IBIS models supplied by Xilinx for our device. Practically, the loss and noise in the system will limit the maximum frequency in either case. Differential has better noise immunity typically, so it is often used for that reason. Austin Lesea Principal Engineer Xilinx San JoseView solution in original post |
|
|
|
|
|
一个，
在任何一种情况下，它都与您使用的电缆有关。 正确驱动的单端（和端接）高质量（低损耗）同轴电缆可以与可比较的三轴电缆上的正确驱动和端接差分信号一样远。 使用差分是因为它是平衡的，并且不易受噪声影响（并产生较少的噪声）。 获得信号完整性仿真工具（spice甚至可以工作）并查看电缆及其布置， Austin Lesea主要工程师Xilinx San Jose 以上来自于谷歌翻译 以下为原文 a, In either case, it has more to do with the cable you use. A properly driven single-ended (and terminated) high quality (low loss) coaxial cable can go just as far as a properly driven and terminated differential signal over a comparable triaxial cable. Differential is used because it is balanced, and less susceptible to noise (and creates less noise). Get a signal integrity simulation tool (spice will even work) and look at cables and their arrangements, Austin Lesea Principal Engineer Xilinx San Jose |
|
|
|
|
|
谢谢。
这回答了我的问题，但是它同样适用于PCB走线吗？ 以上来自于谷歌翻译 以下为原文 thanks. That answers my question but is it equally applicable to PCB traces? |
|
|
|
|
|
PCB走线，
非常标准，材料不变（1/2盎司铜，玻璃纤维板），因此每单位距离的损失根本无法改变。 对于这两种情况，布局通常为50欧姆单端，或100欧姆差分（影响宽度和间距）。 在任何一种情况下，都使用信号完整性***为我们的器件提供的IBIS模型。 实际上，系统中的损耗和噪声将限制两种情况下的最大频率。 差分通常具有更好的抗噪性，因此通常用于此原因。 Austin Lesea主要工程师Xilinx San Jose 以上来自于谷歌翻译 以下为原文 PCB traces, Are pretty standard, and unchanging in materials (1/2 ounce copper, fiberglass board) so the loss per unit distance cannot be varied by much at all. The layout is usually for 50 ohms single ended, or 100 ohms differential (affects width and spacing) for the two cases. In either case, a signal integrity simulation is used to verify it will work using the IBIS models supplied by Xilinx for our device. Practically, the loss and noise in the system will limit the maximum frequency in either case. Differential has better noise immunity typically, so it is often used for that reason. Austin Lesea Principal Engineer Xilinx San Jose |
|
|
|
|
只有小组成员才能发言，加入小组>>
2379 浏览 7 评论
2794 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2261 浏览 9 评论
3335 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2427 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
755浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
543浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
364浏览 1评论
1960浏览 0评论
681浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1375
评论
淘帖
3280
