完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
你好，
我正在使用Virtex 7评估板，它通过FMC连接到Mosys BE2。 我检查了输入时钟是否正常。 但是当我在chipcope上检查我的接收输入值时，我总是发现我得到的是40位十六进制值作为aaaaaaaaa。 什么可能是错误的来源可能是。 问候 Prateek Chopra 以上来自于谷歌翻译 以下为原文 Hello, I am using Virtex 7 eval board which is connected to Mosys BE2 throught FMC. I have check my input clock which is coming properly. But when I am checking my receive input value on chipscope I always found that I am getting 40-bit hex value as aaaaaaaaaa. What could be source of error could be. Regards Prateek Chopra 
0
|
|
相关推荐
4个回答
|
|
|
可能是任何东西，aaaaaaaa是一个1010101数据流，所以它可以是一个自己的时钟，一个训练流，是通道，通道？
软错误标志，检测到硬错误？ 在原帖中查看解决方案 以上来自于谷歌翻译 以下为原文 could be anything, aaaaaaaa is a 1010101 data stream, so could be a clock it self, a training stream, is channel up, lane up ? soft error flags , hard errors being detected ? View solution in original post |
|
|
|
|
|
我相信您可能需要提供有关您的配置的详细信息，以便有人回答您的问题。
您可以附加波形 谢谢和RegardsBalkrishan ----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”，以防它有助于解决您的查询。如果一个帖子引导到解决方案，请给予赞誉。 以上来自于谷歌翻译 以下为原文 I believe you may need to provide detail about your configuration to somebody answer your query . You may attached the waveformsThanks and Regards Balkrishan -------------------------------------------------------------------------------------------- Please mark the post as an answer "Accept as solution" in case it helped resolve your query. Give kudos in case a post in case it guided to the solution. |
|
|
|
|
|
可能是任何东西，aaaaaaaa是一个1010101数据流，所以它可以是一个自己的时钟，一个训练流，是通道，通道？
软错误标志，检测到硬错误？ 以上来自于谷歌翻译 以下为原文 could be anything, aaaaaaaa is a 1010101 data stream, so could be a clock it self, a training stream, is channel up, lane up ? soft error flags , hard errors being detected ? |
|
|
|
|
|
在这里，我已经连接了输入和输出数据的波形。
balkris写道：我相信您可能需要提供有关您的配置的详细信息，以便有人回答您的问题。 您可以附加波形 以上来自于谷歌翻译 以下为原文 Here I have attched the waveform of my input and output data. balkris wrote: |
|
|
|
|
只有小组成员才能发言，加入小组>>
3150 浏览 7 评论
3437 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2900 浏览 9 评论
4109 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
3083 浏览 15 评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
1366浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
1205浏览 1评论
/9 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
852
评论
淘帖
1834
