完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
在平台电缆连接器的引脚输出中，位置1和12没有连接。
我有兴趣利用一些“无连接”作为测试电压位置。 是否有文件告诉我是否允许这样做？ 以上来自于谷歌翻译 以下为原文 In the pin out for the platform cable connector, positions 1 and 12 are no connects. I am interested in possibly utilizing some of the "no connects" as test voltage locations. Is there a document that will tell me if that is allowed? 
0
|
|
相关推荐
3个回答
|
|
|
将连接器用于测试电压我会非常小心。
一方面，较旧的电缆在引脚1上接地，因此如果您设法插入并行电缆IV，则可以缩短测试电压。 另一方面，如果您可以控制可以插入连接器的内容，那么您可以这样做。 您始终可以从不填充功能区所有导线的窗格中制作特殊功能。 - Gabor 以上来自于谷歌翻译 以下为原文 I'd be very careful about using the connector for test voltages. For one thing, older cables had ground on pin 1, so if you managed to plug in a Parallel Cable IV you could short your test voltage. On the other hand if you can control what can be plugged into the connector, then you might do it. You can always make a special able from the pod that doesn't populate all wires of the ribbon. -- Gabor |
|
|
|
|
|
嗨，
请检查这些用户指南是否有助于识别与1个12针的连接性-http：//www.xilinx.com/support/documentation/data_sheets/ds593.pdf 谢谢，AnirudhPS：请将此标记作为答案，以防它有助于解决您的问题。如果帖子引导您找到解决方案，请给予赞誉。 以上来自于谷歌翻译 以下为原文 Hi, Please check if these user guides help identify the connectivity to 1, 12 pins - http://www.xilinx.com/support/documentation/data_sheets/ds593.pdf Thanks, Anirudh PS: Please MARK this as an answer in case it helped resolve your query.Give kudos in case the post guided you to a solution. |
|
|
|
|
|
我的推荐是“不”
根据JTAG引脚连接标准，引脚1,3,5,7,9,11和13应该接地。 （见下文）。 请参阅http://www.xilinx.com/support/documentation/application_notes/xapp058.pdf _______________________________________________如果有助于解决您的查询，请将此帖子标记为“接受为解决方案”。 因此，它将有助于其他论坛用户直接参考答案。如果您认为该信息有用且面向答复，请给予此帖子称赞。 以上来自于谷歌翻译 以下为原文 My recomendation is "NO" As per JTAG pins connection standard the Pins- 1,3,5,7,9,11, and 13 supposed to be grounded. (See below snap). Please refer http://www.xilinx.com/support/documentation/application_notes/xapp058.pdf ________________________________________________ Please mark this post as an "Accept as solution" in case if it helped to resolve your query. So that it will help to other forum users to directly refer to the answer. Give kudos to this post in case if you think the information is useful and reply oriented. |
|
|
|
|
只有小组成员才能发言，加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2459 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1152浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
583浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
449浏览 1评论
2004浏览 0评论
728浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1369
评论
淘帖
1952
