为什么Vcc_Aux指向JTAG连接器的VREF引脚呢？

在UG380的上下文中，VREF用于连接的JTAG控制器（例如，USB平台电缆）。
它告诉JTAG控制器JTAG（或TAP）目标设备正在使用什么逻辑摆动。
例如，对于Spartan-6器件，JTAG接口引脚由VCCAUX供电，可以是2.5V或3.3V。
因此，UG380会指示您将VCCAUX电源电压连接到JTAG电缆接头VREF引脚。
FPGA上的VREF引脚用于完全不同的使用和应用环境。
某些单端IO标准要求输入信号的逻辑开关阈值参考电压。
对于这些IO标准，提供并使用VREF引脚。
有关需要使用VREF引脚的IO标准列表，请参见DS162表7;有关VREF参考的输入电平规范，请参见表9。
总之，FPGA VREF引脚的使用与JTAG标头VREF引脚无关或没有关系。
没有！
- 鲍勃埃尔金德
签名：新手的自述文件在这里：http：//forums.xilinx.com/t5/New-Users-Forum/README-first-Help-for-new-users/td-p/219369总结：1。
阅读手册或用户指南。
你读过手册了吗？
你能找到手册吗？2。
搜索论坛（并搜索网页）以寻找类似的主题。
不要在多个论坛上发布相同的问题。
不要在别人的主题上发布新主题或问题，开始新的主题！5。
学生：复制代码与学习设计不同.6“它不起作用”不是一个可以回答的问题。
提供有用的详细信息（请与网页，数据表链接）.7。
您的代码中的评论不需要支付额外费用。
我没有支付论坛帖子的费用。
如果我写一篇好文章，那么我一无所获。
在原帖中查看解决方案



以下为原文

In the context of UG380, VREF is for the attached JTAG controller (for example, a USB Platform Cable).  It tells the JTAG controller what logic swing the JTAG (or TAP) target device(s) is using.
 
For example, with Spartan-6 devices the JTAG interface pins are powered with VCCAUX, which can be either 2.5V or 3.3V.  So UG380 directs you to connect the VCCAUX supply voltage to the JTAG Cable Header VREF pin.
 
The VREF pins on the FPGA are for a completely different use and application context.  Certain single-ended IO standards require a logic switch threshold reference voltage for input signals.  It is for these IO Standards that the VREF pins are provided and used.  See DS162 Table 7 for a list of the IO standards which require the use of the VREF pins, and Table 9 for input level specifications referenced to VREF.
 
In sum, the use of the FPGA VREF pins has no bearing on or relationship to the JTAG header VREF pin.  None!
 
-- Bob Elkind
SIGNATURE:
README for newbies is here: http://forums.xilinx.com/t5/New-Users-Forum/README-first-Help-for-new-users/td-p/219369

Summary:
1. Read the manual or user guide.  Have you read the manual? Can you find the manual?
2. Search the forums (and search the web) for similar topics.
3. Do not post the same question on multiple forums.
4. Do not post a new topic or question on someone else's thread, start a new thread!
5. Students: Copying code is not the same as learning to design.
6 "It does not work" is not a question which can be answered. Provide useful details (with webpage, datasheet links, please).
7. You are not charged extra fees for comments in your code.
8. I am not paid for forum posts.  If I write a good post, then I have been good for nothing.View solution in original post

我也在看eteam00这篇文章：
http://forums.xilinx.com/t5/3rd-Party-Other-Boards-and-Kits/spartan6-fpga-Jtag-connection-issue/m-p/119712#M323
从这里我觉得JTAG连接器应该连接到VCCAUX，或者在我的情况下，只连接到3.3v轨道？
现在，我现在要做的就是将A12与3.3v轨道连接起来呢？
那些具有VREF功能的其他引脚呢？
我是否需要将它们全部绑定到3.3v，或只是其中一个？



以下为原文

Im also looking at this post by eteam00 :
http://forums.xilinx.com/t5/3rd-Party-Other-Boards-and-Kits/spartan6-fpga-Jtag-connection-issue/m-p/119712#M323
 
And from here it seems to me that the JTAG connector should be connected to VCCAUX, or in my case, just to 3.3v Rail?
 
 
Now, all i have to do now, is to tie A12 to 3.3v rail as well?
 
What about other pins with VREF functionality? Do i need to tie all of them to 3.3v, or just one of them?

JTAG连接器上的VREF引脚应连接到与您正在使用的器件的JTAG VCC电源相匹配的电源。
您可以在每个FPGA系列的“配置用户指南”中找到更多信息。
------您是否尝试在Google中输入问题？
如果没有，你应该在发布之前。太多结果？
尝试添加网站：www.xilinx.com



以下为原文

The VREF pin on the JTAG connector should be connected to a voltage supply that matches the JTAG VCC supply of the device that you are using.

You can find more information in the Configuration User Guide for each FPGA family.------Have you tried typing your question into Google?  If not you should before posting.
Too many results?  Try adding site:www.xilinx.com

在UG380的上下文中，VREF用于连接的JTAG控制器（例如，USB平台电缆）。
它告诉JTAG控制器JTAG（或TAP）目标设备正在使用什么逻辑摆动。
例如，对于Spartan-6器件，JTAG接口引脚由VCCAUX供电，可以是2.5V或3.3V。
因此，UG380会指示您将VCCAUX电源电压连接到JTAG电缆接头VREF引脚。
FPGA上的VREF引脚用于完全不同的使用和应用环境。
某些单端IO标准要求输入信号的逻辑开关阈值参考电压。
对于这些IO标准，提供并使用VREF引脚。
有关需要使用VREF引脚的IO标准列表，请参见DS162表7;有关VREF参考的输入电平规范，请参见表9。
总之，FPGA VREF引脚的使用与JTAG标头VREF引脚无关或没有关系。
没有！
- 鲍勃埃尔金德
签名：新手的自述文件在这里：http：//forums.xilinx.com/t5/New-Users-Forum/README-first-Help-for-new-users/td-p/219369总结：1。
阅读手册或用户指南。
你读过手册了吗？
你能找到手册吗？2。
搜索论坛（并搜索网页）以寻找类似的主题。
不要在多个论坛上发布相同的问题。
不要在别人的主题上发布新主题或问题，开始新的主题！5。
学生：复制代码与学习设计不同.6“它不起作用”不是一个可以回答的问题。
提供有用的详细信息（请与网页，数据表链接）.7。
您的代码中的评论不需要支付额外费用。
我没有支付论坛帖子的费用。
如果我写一篇好文章，那么我一无所获。



以下为原文

In the context of UG380, VREF is for the attached JTAG controller (for example, a USB Platform Cable).  It tells the JTAG controller what logic swing the JTAG (or TAP) target device(s) is using.
 
For example, with Spartan-6 devices the JTAG interface pins are powered with VCCAUX, which can be either 2.5V or 3.3V.  So UG380 directs you to connect the VCCAUX supply voltage to the JTAG Cable Header VREF pin.
 
The VREF pins on the FPGA are for a completely different use and application context.  Certain single-ended IO standards require a logic switch threshold reference voltage for input signals.  It is for these IO Standards that the VREF pins are provided and used.  See DS162 Table 7 for a list of the IO standards which require the use of the VREF pins, and Table 9 for input level specifications referenced to VREF.
 
In sum, the use of the FPGA VREF pins has no bearing on or relationship to the JTAG header VREF pin.  None!
 
-- Bob Elkind
SIGNATURE:
README for newbies is here: http://forums.xilinx.com/t5/New-Users-Forum/README-first-Help-for-new-users/td-p/219369

Summary:
1. Read the manual or user guide.  Have you read the manual? Can you find the manual?
2. Search the forums (and search the web) for similar topics.
3. Do not post the same question on multiple forums.
4. Do not post a new topic or question on someone else's thread, start a new thread!
5. Students: Copying code is not the same as learning to design.
6 "It does not work" is not a question which can be answered. Provide useful details (with webpage, datasheet links, please).
7. You are not charged extra fees for comments in your code.
8. I am not paid for forum posts.  If I write a good post, then I have been good for nothing.

是的，我也从UG394看到它用于HSTL / SSTL。
所以我想，在我的情况下，我只是让他们没有连接或用于其他目的。
谢谢。



以下为原文

yeah right, i also saw from UG394 that its used for HSTL/SSTL.
 
so i guess, in my case i'll just leave them unconnected or use for other purposes.
 
thanks.