[问答]

新人刚用modelsim仿真，编译通过了，但是还是没有办法仿真，求助各位大佬！

3592 编译

问答对人有帮助，内容完整，我也想知道答案 0 写的是一个十进制转六进制，再转成8421码的代码，但是仿真时出现了，# ** Error: G:/FPGA/test/work_1_3/Convert_6BCD_tb.v(23): (vopt-2135) Too many port connections. Expected 2, found 4. # # Optimization failed # Error loading design 这个问题，端口太多是哪里的端口太多，实在搞不懂，百度也百度不到问题，请各位帮帮忙，代码如下 `timescale 1ns / 1ns module Convert_6BCD(numInput, numOutput); input [2:0] numInput; output [11:0] numOutput; reg [2:0] munsix; reg [11:0] numOutput; reg [1:0] tempi; always@(numInput) begin munsix[0]<=numInput[0]%6; munsix[1]<=(numInput[0]/6)%6; munsix[2]<=((numInput[0]/6)/6)%6; end always@(numInput) begin #10 numOutput[0]<=munsix[0]%2; #10 numOutput[1]<=(munsix[0]/2)%2; #10 numOutput[2]<=((munsix[0]/2)/2)%2; #10 numOutput[3]<=(((munsix[0]/2)/2)/2)%2; #10 numOutput[4]<=munsix[1]%2; #10 numOutput[5]<=(munsix[1]/2)%2; #10 numOutput[6]<=((munsix[1]/2)/2)%2; #10 numOutput[7]<=(((munsix[1]/2)/2)/2)%2; #10 numOutput[8]<=munsix[2]%2; #10 numOutput[9]<=(munsix[2]/2)%2; #10 numOutput[10]<=((munsix[2]/2)/2)%2; #10 numOutput[11]<=(((munsix[2]/2)/2)/2)%2; end endmodule 复制代码 `timescale 1ns / 1ns module Convert_6BCD_tb; reg [2:0] numInput; reg [2:0] munsix; wire [11:0] numOutput; reg [1:0] tempi; initial begin numInput=3'd0; munsix=3'd0; for(tempi=2'd1;tempi<11;tempi=tempi+1) #10 numInput={$random}%100; end Convert_6BCD dut ( .numInput (numInput), .munsix (munsix), .numOutput (numOutput), .tempi (tempi) ); endmodule 复制代码 0
2019-3-24 22:29:21　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 刘英该类别下有 31 个回答。邀请回答 chenbingjy 该类别下有 27 个回答。邀请回答 yoonssica 该类别下有 22 个回答。邀请回答 houxiaoxiao 该类别下有 17 个回答。邀请回答小工兵该类别下有 16 个回答。邀请回答小萃米该类别下有 16 个回答。邀请回答 Elecfans管家该类别下有 15 个回答。邀请回答我爱妖妖该类别下有 14 个回答。邀请回答言尽于此33 该类别下有 14 个回答。邀请回答薄迪该类别下有 14 个回答。邀请回答 hxing 该类别下有 13 个回答。邀请回答那些年儿ing 该类别下有 13 个回答。邀请回答平漂流该类别下有 13 个回答。邀请回答 1653344032.827400 该类别下有 12 个回答。邀请回答 xiekaboy 该类别下有 12 个回答。邀请回答小麦地该类别下有 12 个回答。邀请回答科比如我该类别下有 12 个回答。邀请回答倪love 该类别下有 12 个回答。邀请回答 2013crazy 该类别下有 11 个回答。邀请回答英雄孤寂该类别下有 11 个回答。邀请回答举报江海涛相关推荐 • modelsim仿真问题 3675 • 有关modelsim仿真fft核出现的错误 6296 • 关于ISE14.7联合modelsim仿真出现的问题 5824 • Modelsim 仿真出错 “Module 'IBUFG' is not defined” 13293 • modelsim时序仿真总是出错为什么 4759 • 全仿真报错，求解 3062 • modelsim仿真 2810 • Modelsim仿真出错 9503 • E203在vivado上的仿真运行，pc值为0如何解决？ 602 • 关于modelsim_altera仿真出错 5176 2个回答

答案对人有帮助，有参考价值 0 你的Convert_6BCD里边只有 input [2:0] numInput; output [11:0] numOutput; 输入输出一共两个例化的时候 Convert_6BCD dut ( .numInput (numInput), .munsix (munsix), .numOutput (numOutput), .tempi (tempi) ); 用到了四个所以会有Expected 2, found 4. 这个错误。最佳答案

2019-3-24 22:29:22 1 评论举报陈皓伟 1 条评论江海涛 2019-3-26 16:29 的确是这样谢谢，原来端口例化只需要输入和输出赞 1 回复举报