完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
亲爱的大家,
如何将比特流文件(* .bit和* .bmm)保存到一个众所周知的目录中,以便我可以将其专门下载到FPGA中。 我有很多版本的设计具有不同的参数值。 我想在目录中保存与参数的不同值相关的所有这些比特流文件,然后一段时间后我可以将它下载到芯片中,以便确保哪一个与参数的哪个值相关。 谢谢你的关注 Meysam 以上来自于谷歌翻译 以下为原文 Dear All, How to save bitstream files (*.bit and *.bmm) into a well-known directory so that I can download it into FPGA specifically. I have so many versions of a design with different value of a parameters. I want to save all these bitstream files related to different value of parameter in a directory and then after a while I can download it into the chip in such a way that I can make sure which one is relevant to which value of parameter. thanks for your attentiuon Meysam |
|
相关推荐
1个回答
|
|
Meysam,
如果您使用的是Scriptology和TCL,这很容易做到。 您需要的是将这些参数的数组添加到字符串变量中,然后为反映所使用的参数值的合成运行创建名称。 您可以在GUI中完成它,但为TCL提供一个纯粹的假设示例: set param1 [get_property $ some_property [get_ips $ ip1_pattern]] set param2 [get_property $ some_property [get_ips $ ip2_pattern]] create_run -name synth_param1_eq_ $ param1_param2_eq_ $ param2 -flow {Vivado Synthesis 2014} -strategy“Vivado Synthesis Defaults”-constrset constrs_1 create_run -name impl_param1_eq_ $ param1_param2_eq_ $ param2 -strategy“Performance_Retiming”-constrset constrs_1 -parent_run synth_param1_eq_ $ param1_param2_eq_ $ param2 .... current_run -implementation [get_runs impl_param1_eq_ $ param1_param2_eq_ $ param2] start_run 您将获得一个位于上面详细命名的运行文件夹中的位文件,或者将其复制到使用相同字符串操作创建的文件夹中。 问候 弗拉德 弗拉迪斯拉夫·穆拉文 以上来自于谷歌翻译 以下为原文 Meysam, If you are using scriptology and TCL, this is very easy to do. What you need is to get an array of these parameter into a string variable, then create a name for a synthesis run reflecting the parameter(s) value(s) used. You can do it in GUI, but putting a purely hypothethical example for TCL: set param1 [get_property $some_property [get_ips $ip1_pattern] ] set param2 [get_property $some_property [get_ips $ip2_pattern] ] create_run -name synth_param1_eq_$param1_param2_eq_$param2 -flow {Vivado Synthesis 2014} -strategy "Vivado Synthesis Defaults" -constrset constrs_1 create_run -name impl_param1_eq_$param1_param2_eq_$param2 -strategy "Performance_Retiming" -constrset constrs_1 -parent_run synth_param1_eq_$param1_param2_eq_$param2 .... current_run -implementation [get_runs impl_param1_eq_$param1_param2_eq_$param2] start_run You will get a bitfile sitting in a run folder named as detailed above, or copying it into folder that cna be created using the same string manipulation. Regards Vlad Vladislav Muravin |
|
|
|
只有小组成员才能发言,加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2461 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1176浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
587浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
451浏览 1评论
2005浏览 0评论
731浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-23 21:20 , Processed in 1.377888 second(s), Total 78, Slave 62 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号