完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨,
我想问一下,如果设计文件和ISE项目设置保持不变,每次重新运行编译过程时,我会得到相同的精确比特流,即Synthesis-> Mapping-> PNR-> BITGEN? 谢谢 LVDS不是设计师手提包! 以上来自于谷歌翻译 以下为原文 Hi, I would just like to ask, if design files and ISE project settings remain unchanged, will I get the same exact bitstream everytime I re-run the compilation processes i.e. Synthesis->Mapping->PNR->BITGEN? Thanks LVDS is NOT a designer handbag! |
|
相关推荐
3个回答
|
|
嗨,ISE是确定性的,这意味着当使用相同的设计,约束,工具设置和相同的OS时,布局和布线结果应该相同。有关更多详细信息,请参阅此文章http://www.xilinx.com/cn/support/answers/23904。
htm谢谢,Deepika。 谢谢,迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题,请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子,考虑给它Kudos(左边的明星) 在原帖中查看解决方案 以上来自于谷歌翻译 以下为原文 Hi, ISE is deterministic which means the place and route results should be same when using same design, constraints, tool settings and same OS. Check this article for more details http://www.xilinx.com/support/answers/23904.htm Thanks, Deepika.Thanks, Deepika. -------------------------------------------------------------------------------------------- Google your question before posting. If someone's post answers your question, mark the post as answer with "Accept as solution". If you see a particularly good and informative post, consider giving it Kudos (the star on the left)View solution in original post |
|
|
|
嗨,ISE是确定性的,这意味着当使用相同的设计,约束,工具设置和相同的OS时,布局和布线结果应该相同。有关更多详细信息,请参阅此文章http://www.xilinx.com/cn/support/answers/23904。
htm谢谢,Deepika。 谢谢,迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题,请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子,考虑给它Kudos(左边的明星) 以上来自于谷歌翻译 以下为原文 Hi, ISE is deterministic which means the place and route results should be same when using same design, constraints, tool settings and same OS. Check this article for more details http://www.xilinx.com/support/answers/23904.htm Thanks, Deepika.Thanks, Deepika. -------------------------------------------------------------------------------------------- Google your question before posting. If someone's post answers your question, mark the post as answer with "Accept as solution". If you see a particularly good and informative post, consider giving it Kudos (the star on the left) |
|
|
|
大家好,谢谢你的回答!
=) LVDS不是设计师手提包! 以上来自于谷歌翻译 以下为原文 Hi all, thanks for your answers! =) LVDS is NOT a designer handbag! |
|
|
|
只有小组成员才能发言,加入小组>>
2384 浏览 7 评论
2800 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2264 浏览 9 评论
3336 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2431 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
757浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
547浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
369浏览 1评论
1965浏览 0评论
684浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-24 13:11 , Processed in 1.478864 second(s), Total 82, Slave 66 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号