完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
你好
我已经在zedboard上成功开发了SD / MMC驱动程序,我的海量存储应用程序运行正常。 zedboard是否支持SDIO? 我正在为AR6K3无线驱动程序工作。 在开发SDIO驱动程序时,当我收到SDIO中断(寄存器:0x30。位:8)时,它不会被清除,并且我的LISR会一次又一次地被打击。 我正在为卡中断位#8(寄存器偏移:0x30)连续中断,并且无法以任何方式清除它。 任何人都可以告诉我如何清除这一点。 问候 以上来自于谷歌翻译 以下为原文 Hi I have successfully developed SD/MMC driver on zedboard and my Mass storage application is working fine. Is SDIO supported on zedboard? I am working for AR6K3 wireless driver. While developing SDIO driver, when i receive SDIO Interrupt (Register: 0x30. Bit: 8), It will not be cleared and My LISR is striking again and again. I am getting continous interrupt for Card Interrupt bit #8 (Register Offset: 0x30) and could not get any way to clear it. Can any one inform me how to clear this bit. Regards |
|
相关推荐
2个回答
|
|
你好
我已经在zedboard上成功开发了SD / MMC驱动程序,我的海量存储应用程序运行正常。 zedboard是否支持SDIO? 我正在为AR6K3无线驱动程序工作。 在开发SDIO驱动程序时,当我收到SDIO中断(寄存器:0x30。位:8)时,它不会被清除,并且我的LISR会一次又一次地被打击。 我正在为卡中断位#8(寄存器偏移:0x30)连续中断,并且无法以任何方式清除它。 任何人都可以告诉我如何清除这一点。 问候 以上来自于谷歌翻译 以下为原文 Hi I have successfully developed SD/MMC driver on zedboard and my Mass storage application is working fine. Is SDIO supported on zedboard? I am working for AR6K3 wireless driver. While developing SDIO driver, when i receive SDIO Interrupt (Register: 0x30. Bit: 8), It will not be cleared and My LISR is striking again and again. I am getting continous interrupt for Card Interrupt bit #8 (Register Offset: 0x30) and could not get any way to clear it. Can any one inform me how to clear this bit. Regards |
|
|
|
以下文件为您的要求提供了有用的信息
1)http://www.xilinx.com/support/documentation/white_papers/wp437-ZUC-Cipher-Zynq.pdf 2)http://www.xilinx.com/support/documentation/user_guides/ug821-zynq-7000-swdev.pdf 3)http://www.xilinx.com/support/documentation/sw_manuals/petalinux2013_10/ug978-petalinux-zynq-amp.pdf 您使用的是XIlinx评估板吗? (或)你自己的定制板? 如果您正在使用XIlinx evalaution board,请告知我们电路板号码。 这样我们就可以提出更具针对性的示例参考设计 _______________________________________________如果有助于解决您的查询,请将此帖子标记为“接受为解决方案”。 因此,它将有助于其他论坛用户直接参考答案。如果您认为该信息有用且面向答复,请给予此帖子称赞。 以上来自于谷歌翻译 以下为原文 The below documents give useful information for your requirement 1) http://www.xilinx.com/support/documentation/white_papers/wp437-ZUC-Cipher-Zynq.pdf 2) http://www.xilinx.com/support/documentation/user_guides/ug821-zynq-7000-swdev.pdf 3) http://www.xilinx.com/support/documentation/sw_manuals/petalinux2013_10/ug978-petalinux-zynq-amp.pdf Are you using any XIlinx evaluation board? (OR) your own custom board? If you are using XIlinx evalaution board then please let us know board number. So that we can suggest more pointed example reference designs ________________________________________________ Please mark this post as an "Accept as solution" in case if it helped to resolve your query. So that it will help to other forum users to directly refer to the answer. Give kudos to this post in case if you think the information is useful and reply oriented. |
|
|
|
只有小组成员才能发言,加入小组>>
2380 浏览 7 评论
2797 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2262 浏览 9 评论
3335 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2428 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
755浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
543浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
365浏览 1评论
1961浏览 0评论
681浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-22 11:52 , Processed in 1.391497 second(s), Total 82, Slave 63 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号