完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
我使用DDS IP Core生成采样正弦和余弦
我将这些样本送入FIFO IP内核但是当我读取FIFO时，我没有得到相同的输出一些样本 缺少一些随机值。 我尝试过同样的问题，双端口ram有相同的问题，但这次randome值没有来，但在输出中一些样本丢失了 读写时钟是一样的 > FIFO和DP RAM的data_in输入 > FIFO中的fifo_out_mod输出 > dp_ram_mod从DP RAM输出 > rp读取DP RAM的地址 > wp写入DP RAM的地址 我也发送模拟的屏幕截图 请帮帮我 以上来自于谷歌翻译 以下为原文 I am generating sampled sine and cosine by using DDS IP Core I am feeding this samples in to FIFO IP core but when I am reading the FIFO I am not getting same output some of the samples are missing and some random values are also getting. I have tried same thing with Dual port ram having the same issue but this time randome values are not coming but at the output some of the sample are missing read and write clocks are same >data_in input for the FIFO and DP RAM >fifo_out_mod out from FIFO >dp_ram_mod out from DP RAM >rp read address for DP RAM >wp write address for DP RAM I am also sending the screen shot of simulation Please help me out 
0
|
|
相关推荐
2个回答
|
|
|
我相信你必须验证使用演示测试平台或你自己的测试.bench。
确保DDS输出正确，并且在写入DDS输出时没有FULL标志，当您从FIFO读取数据时应该有空标志 谢谢和RegardsBalkrishan ----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”，以防它有助于解决您的查询。如果一个帖子引导到解决方案，请给予赞誉。 以上来自于谷歌翻译 以下为原文 I belive you must verify the with demo test bench or your own test .bench. Make sure your DDS output correct and there is no FULL flag when you writing the DDS output and there should be empty flag when you reading the data from FIFO Thanks and Regards Balkrishan -------------------------------------------------------------------------------------------- Please mark the post as an answer "Accept as solution" in case it helped resolve your query. Give kudos in case a post in case it guided to the solution. |
|
|
|
|
|
监视Empty和Full标志并设计写/读控制。所提供的sanpshot u显示当fifo仍为空时开始读取。
生成关于空标志和满标志状态的读/写！问候 以上来自于谷歌翻译 以下为原文 Monitor the Empty and Full flag and design the write/read control. The sanpshot u provided shows you start reading when the fifo is still empty. generate your read/write on the status of empty and full flags! Regards |
|
|
|
|
只有小组成员才能发言，加入小组>>
2423 浏览 7 评论
2824 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2465 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1194浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
590浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
452浏览 1评论
2006浏览 0评论
731浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1921
评论
淘帖
205
