完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
你好。
我有一个普遍的问题。 在从数据为64位宽且我想读取它的系统中,Vivado将数据宽度转换为32位。 (插入数据宽度转换器)现在,在嵌入式ARM上运行的实际c代码中,要读取完整的64位,我需要两个读取语句,还是AXI总线知道它必须传输两个32位值? 如果代码中需要两个读取语句,那么第二个是下一个地址吗?感谢您提供任何帮助或信息。 以上来自于谷歌翻译 以下为原文 Hi there. I have a general question. In a system where the slave data is 64 bits wide and I want to read it, Vivado does the data width conversion down to 32 bits. (Inserts the data width converter) Now, in the actual c code running on the embedded Arm, to read the full 64 bits do I need two read statements or does the AXI bus somehow know that it must transfer two 32 bit values? If two read statements are needed in the code, is the second one at the next address? Thanks for any help or information. |
|
相关推荐
1个回答
|
|
就Zynq AXI而言,宽度为32位。
只有转换器知道它是64位。 字节地址不会改变,因此在前32位之后,第二个32位的地址为4。 - 如果提供的信息有用,请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。 以上来自于谷歌翻译 以下为原文 As far as the Zynq AXI is concerned the width is 32 bits. Only the converter knows that it's 64 bits. The byte addresses don't change so the address of the second 32 bits is 4 after the first 32 bits.- Please mark the Answer as "Accept as solution" if information provided is helpful. Give Kudos to a post which you think is helpful and reply oriented. |
|
|
|
只有小组成员才能发言,加入小组>>
2175 浏览 7 评论
2613 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2082 浏览 9 评论
3153 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2200 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
436浏览 1评论
1533浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2182浏览 0评论
512浏览 0评论
1652浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-5-4 20:47 , Processed in 1.001435 second(s), Total 75, Slave 59 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号