完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛
1691
|
嗨，alli将我自己的设计和测试平台添加到DDR2的user_design，这是由mig3.61创建的。当我在modelsim中模拟它时，我发现输出（clk90）不正确。它没有90°相移。
clk90与clk0具有相同的阶段。也是，stage1.i已经停止了检查谷歌和这个论坛，没有找到类似的问题。但我相信有人在遇到同样的问题之前。我不能给更多 细节，因为我的电脑无法连接Internet.now，我使用我的手机。等待你的回复.THX这么多。我的英语不是很好。我希望你能理解我的悲伤。 以上来自于谷歌翻译 以下为原文 hi,all i add my own design and testbench to user_design of DDR2,which is created by mig3.61. when i simulated it in modelsim,i found the output(clk90) was not correct.it did't have 90° phase shift.clk90 had the same phase with clk0. also,the calibration stopped in stage1. i had check google and this forums,did't find the similar problem.but i am sure someone met the same problem before. sorry,i can not give more detail,because my PC can not connect Internet.now,i use my phone. waiting for your reply.THX so much. my English is not verywell.i hope you can understand what i sad. 
0
|
|
相关推荐
2个回答
|
|
|
example_design很好，我在modelsim中模拟了Sim.do。一切都很好。但是user_design有我自己的设计和测试平台，clk90出错了。没有90°相移。有人给出一些建议吗？
以上来自于谷歌翻译 以下为原文 the example_design is fine, i have simulated Sim.do in modelsim.everything is fine. but the user_design with my own design and testbench,clk90 goes wrong.there is no 90° phase shift. could someone give some advices? |
|
|
|
|
|
刚才我发现了reason.deselect“启用优化”在modelsim中，然后我在模拟中得到90°相移clk输出。但校准钢在阶段1停止。
以上来自于谷歌翻译 以下为原文 just now i found the reason. deselect "enable optimization" in modelsim,then i get 90° phase shift clk output in simulation. but the calibration steel stop at stage1. |
|
|
|
|
只有小组成员才能发言，加入小组>>
2413 浏览 7 评论
2820 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3371 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2456 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1028浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
576浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
434浏览 1评论
1998浏览 0评论
721浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
1832
