完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
大家好
我在Zedboard上遇到了AXI Video DMA的问题。我正在尝试在zedboard上进行简单的vdma测试演示。 这是我的步骤。我想发送自己的图片(每像素32位)进行FPGA处理。 我将自己的图片读入内存并将其复制到DDR.2。 使用视频dma核心将输入流从DDR发送到我自己的pcore; 3。 同样,收到从我的pcore到DDR的输入流; 4。 最后,写出来自DDR的输出流。但是我发现在几行中的结果不合适,总是伴随着起搏器丢失? 有什么想法来修复这个bug吗? 使用VDMA传输图像(每像素32位)时,1024 * 250 * 32等小图像可以正常使用,但1024 * 1024 * 32等较大的图像总是会丢失数据包。 我认为问题可能是vdma fifo设置。 我的项目: 结果比较 system.mhs 11 KB 以上来自于谷歌翻译 以下为原文 Hi, all I met a problem with AXI Video DMA on Zedboard.I am trying to make a simple vdma test demo on zedboard. Here is my steps.I want to send my own picture(32-bit per pixel) for FPGA processing. 1. I read my own picture to memory and copy them to DDR. 2. Using video dma core to send the input stream from DDR to my own pcore; 3. Samely, recieve the input stream from my pcore to DDR; 4. Finally, Write the output stream from DDR. But i found the results in the few lines are not proper, always comes with paceket loss? Any ideas to fix this bug? When using VDMA to ransfer an image(32bit per pixel), small image such as 1024*250*32 is OK, but a larger one such as 1024*1024*32 always comes with packet loss. I think the problem may be the vdma fifo setting. My Project: Result Compare system.mhs 11 KB |
|
相关推荐
6个回答
|
|
我建议在互连上放置chipcope并在VDMA的两侧进行流处理,看看你是否能在实际硬件中发现类似的错误。
如果没有,我们可以将其缩小到ARM端设置。 www.xilinx.com 在原帖中查看解决方案 以上来自于谷歌翻译 以下为原文 I would recommend putting in chipscope on the interconnect and stream sides of VDMA and see if you can spot similar error in the actual hardware. If not, we can narrow it down to the ARM-side setup. www.xilinx.comView solution in original post |
|
|
|
您是以这种尺寸播放视频,还是仅尝试处理单个图像?
www.xilinx.com 以上来自于谷歌翻译 以下为原文 Are you streaming video at this size, or are you only trying to process a single image?www.xilinx.com |
|
|
|
我只尝试处理单个图像(每个像素32位用于测试vdma)。
真的,我想要改进输入流(256位),包括五个单一图像。 以上来自于谷歌翻译 以下为原文 I only trying to process a single image(32-bit per pixel for test vdma). Really, I want to prcoess the inputstream (256-bit) including five single image. |
|
|
|
我建议在互连上放置chipcope并在VDMA的两侧进行流处理,看看你是否能在实际硬件中发现类似的错误。
如果没有,我们可以将其缩小到ARM端设置。 www.xilinx.com 以上来自于谷歌翻译 以下为原文 I would recommend putting in chipscope on the interconnect and stream sides of VDMA and see if you can spot similar error in the actual hardware. If not, we can narrow it down to the ARM-side setup. www.xilinx.com |
|
|
|
感谢您的提示,我已修复了该错误。
我删除了hdmi输出驱动程序,因为它总是监视AXI HP0端口。 而且我发现了其他的bug,在某些情况下,几个底部的结果都不合适。 我增加了垂直尺寸,例如从1000到1024,结果没问题。 有关使用chipcope监视axi数据的任何参考文档,我不知道如何操作,以及如何在Betaral系统中将我的数据流从ARM读取到DDR。 在Linux中,我可以使用chipcope来监控我的AXI DataStream吗? 以上来自于谷歌翻译 以下为原文 Thanks for your tips, I have fixed the bug. I remove the hdmi output driver, because it always moniter the AXI HP0 port. And I found other bug, in some case, the few bottom results are not proper. I increase the Vertical Size, such as from 1000 to 1024, the results is OK. Any reference docs for using chipscope to moniter the axi data, I don't know how to do it, and how to read my datastream from ARM to DDR in Betaral System. In Linux, can i use the chipscope to minitor my AXI DataStream? |
|
|
|
嗨,我遇到了另一个VDMA问题。
当我首先启动vdma时,它可以正常工作。 但是当我再次执行我的二进制文件时,它会出现错误。 以上来自于谷歌翻译 以下为原文 Hi, I have met another VDMA problem. When I start the vdma firstly, it works OK. But when i execute my binary again, it comes with errors. |
|
|
|
只有小组成员才能发言,加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2459 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1146浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
582浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
448浏览 1评论
2003浏览 0评论
727浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-22 17:28 , Processed in 1.589778 second(s), Total 87, Slave 70 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号