ADS7841第9个时钟跟busy的高电平是什么关系

nwyerwer 发表于 2019-2-26 15:14
Hi
    从datasheet： http://www.ti.com.cn/cn/lit/ds/symlink/ads7841.pdf   figure3 和figure5 可以看到在第八个CLK的下降沿开始BUSY输出高(DCLK Falling to BUSY Rising)，而在第九个CLK的下降开始BUSY回复低。

nwyerwer 发表于 2019-2-26 15:30
Hi
    资料上又说需要一个第13个时钟才能得到输出数据的最后一位, 请问你是在哪个资料上看到的？
    结合 figure3 和figure5 可以看到，第九个SCLK用于busy信号，第十个SCLK采用出现第一个有效位，按照第十二位输出，加上第九位就是第十三位得到最后一位有效数据。（也就是说第9个时钟的下降沿没有得到有效数据） ...

nwyerwer 发表于 2019-2-26 15:14
Hi
    从datasheet： http://www.ti.com.cn/cn/lit/ds/symlink/ads7841.pdf   figure3 和figure5 可以看到在第八个CLK的下降沿开始BUSY输出高(DCLK Falling to BUSY Rising)，而在第九个CLK的下降开始BUSY回复低。

as819160932 发表于 2019-2-26 15:35
是需要13个clock，从Figure3的时序图上可以看到，从第9个clock的下降沿开始采样，到第10个clock的下降沿MSB采样完成，到LSB的下降沿一共有13个clock。

nwyerwer 发表于 2019-2-26 15:14
Hi
    从datasheet： http://www.ti.com.cn/cn/lit/ds/symlink/ads7841.pdf   figure3 和figure5 可以看到在第八个CLK的下降沿开始BUSY输出高(DCLK Falling to BUSY Rising)，而在第九个CLK的下降开始BUSY回复低。

jjjsuwer 发表于 2019-2-26 16:21
谢谢您的解答，非常感谢，现在我们虽然采集数据完成了，但是对于资料还是有疑问。。

nwyerwer 发表于 2019-2-26 16:29
Hi
   个人觉得是理解上的问题。
    十二位的数据不会需要十三个SCLK，而在第十三个SCLK得到最后一位数据，意味着第一个SCLK没有数据，而波形明显可以看到这个SCLK是为了busy信号。

nwyerwer 发表于 2019-2-26 16:42
Hi
   很多时候，可以结合调试的结果来理解datasheet , 这个被推荐。

jjjsuwer 发表于 2019-2-26 16:53
谢谢您的解答，谢谢!