完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
大家好,
我看到了如何生成PWM信号的信息,但我仍然存在问题。 我读了“LogiCORE IP AXI timer”文档,我需要使用2个定时器。 我的问题出现在Ports的XPS中: 定时器0 - 定义周期信号: PWM0 >> timer0_PWM0 计时器1 - 定义高时间: PWM0 >> timer1_PWM0 我的问题是: 我如何将PWM信号置于Atlys之外? 因为我需要一个外部端口而PWM0是内部端口。 问候, 罗马奥 以上来自于谷歌翻译 以下为原文 Hi everybody, I saw the information how I can generate PWM signal, but I have persisted problems yet. I read "LogiCORE IP AXI Timer" documentation and I need use 2 timers. My problems were in XPS in Ports: timer 0 - definition period signal: PWM0 >> timer0_PWM0 timer 1 - definition high time: PWM0 >> timer1_PWM0 My question is: How I put the PWM signal outside the Atlys? Because I need an external port and PWM0 is internal port. Regards, Romao |
|
相关推荐
2个回答
|
|
你好,我们又见面了,
有人用axi计时器给我带来PWM示例代码吗? 问候, 罗马奥 以上来自于谷歌翻译 以下为原文 Hi again, Does someone get me PWM example code with axi timer? Regards, Romao |
|
|
|
嗨,
我也面临同样的问题...... 有没有人帮我... 谢谢.... 以上来自于谷歌翻译 以下为原文 Hi, I am too facing the same problem.... Is there anyone to help me... Thanks.... |
|
|
|
只有小组成员才能发言,加入小组>>
2321 浏览 7 评论
2729 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2217 浏览 9 评论
3295 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2368 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
652浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
460浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
220浏览 1评论
667浏览 0评论
1859浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-9-28 21:05 , Processed in 1.305671 second(s), Total 79, Slave 63 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号