[问答]

这在Verilog中意味着什么？

1284

问答对人有帮助，内容完整，我也想知道答案 0 我在一些使用Verilog的参考设计中发现，当一个模块是从IP内核实例化时，命令如下例所示： A_505＃（。SIM_GTPRESET_SPEEDUP（SIM_GTPRESET_SPEEDUP）） a_505_instance（）; 在这种情况下，“A_505”是IP核组件名称，“a_505_instance”是实例模块名称。我不知道“＃”和“.SIM_GTPRESET_SPEEDUP（SIM_GTPRESET_SPEEDUP）”是什么意思？这是宏定义吗？希望有人能帮助我理解。非常感谢！以上来自于谷歌翻译以下为原文 I found in some reference design writing using Verilog, when a module is instanced from a IP core, the command is wroten as following example: A_505 # ( .SIM_GTPRESET_SPEEDUP(SIM_GTPRESET_SPEEDUP) ) a_505_instance (); In this case, "A_505" is the IP core component name, "a_505_instance" is the instance module name. I don't know what is the mean of "#" and ".SIM_GTPRESET_SPEEDUP(SIM_GTPRESET_SPEEDUP)"? Is that the macro definition? Hope someone can help me understand. Thanks a lot! 0
2019-2-20 10:53:43　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × asd008 该类别下有 32 个回答。邀请回答 aaaa321 该类别下有 27 个回答。邀请回答 doublelove 该类别下有 26 个回答。邀请回答 vynywrwr 该类别下有 21 个回答。邀请回答 hgjhgd 该类别下有 19 个回答。邀请回答 bwerwer 该类别下有 18 个回答。邀请回答 hanyan533 该类别下有 18 个回答。邀请回答 Jaionm 该类别下有 18 个回答。邀请回答 wang2222222 该类别下有 17 个回答。邀请回答 handsomelchcpp 该类别下有 17 个回答。邀请回答 binro 该类别下有 16 个回答。邀请回答 ningee 该类别下有 16 个回答。邀请回答 wznnzw 该类别下有 15 个回答。邀请回答 myf888 该类别下有 15 个回答。邀请回答 zcy615 该类别下有 14 个回答。邀请回答 wanglinhua2627 该类别下有 14 个回答。邀请回答 guotong1984 该类别下有 14 个回答。邀请回答 yhxc 该类别下有 14 个回答。邀请回答 armortech 该类别下有 14 个回答。邀请回答 60user25 该类别下有 14 个回答。邀请回答举报王波相关推荐 • 请问CARTIAN在函数CysLysIsStValualValuy中意味着什么？ 1704 • 请问端点是否意味着延迟？ 943 • Datasheet v1.2更新到v1.4意味着什么？ 284 • 如果电阻的第一个色环是黑色意味着什么 2883 • 新表中的变量变成红色意味着什么？ 1715 • 请问固定增益芯片是否意味着不能通过改变外围参数来改变增益？ 103 • 在stm32中系统时钟到底意味着什么??? 6049 • 请问diagnostic测试失败意味着什么？板子有问题？ 2227 • 请问导入SystemVerilog程序包意味着什么？ 1152 • FPGA的底板尺寸意味着什么 2313 1个回答

答案对人有帮助，有参考价值 0 它用于传递参数。请查看本页底部的示例/说明： http://www.asic-world.com/verilog/para_modules1.html www.xilinx.com 以上来自于谷歌翻译以下为原文 It is for passing parameters. Take a look at the bottom of this page for example/explanation: http://www.asic-world.com/verilog/para_modules1.html www.xilinx.com

2019-2-20 11:06:31 评论举报朱寅竹