完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
嗨，
在5月的研究文章中，提到FPGA的底板假定为64 * 64 ..有些假设为80 * 120。 那它究竟意味着什么呢？ 这是否意味着CLB被放置在2D数组中作为矩形（W * H）并且总共（64 * 64）量...高度/宽度为64/80 clbs，宽度/高度为64/120 clbs， 如果我们只考虑除DSP和BRAM之外的同类资源.. 问候 以上来自于谷歌翻译 以下为原文 Hi, In may research articles, it is mentioned that , floor of the FPGA is assumed to be 64*64..some did assume as 80*120. So what does it actually mean? Does it mean that CLBs are placed in 2D array as rectangle (W*H) and there are total (64*64) amount..there are 64/80 clbs in height/width and 64/120 clbs in width/height?, if we only consider homogeneous resources except DSPs and BRAMs.. regards 
0
|
|
相关推荐
5个回答
|
|
|
嗨，
不确定reasearch论文提到了什么，但是，CLB是按行和列排列的。 你可以在PlanAhead，VIvado的设备视图中打开任何设计来查看CLB列。 它们按行和列排列，并且也相应地命名。 X和Y坐标。 我想这就是你论文中开头谈到的内容。 列的X * Y数。 谢谢，AnirudhPS：请将此标记作为答案，以防它有助于解决您的问题。如果帖子引导您找到解决方案，请给予赞誉。 在原帖中查看解决方案 以上来自于谷歌翻译 以下为原文 Hi, Not sure on what the resesarch paper mentioned, but yes, the CLB's are arranged in rows and columns. YOu can open any design in device view in PlanAhead, VIvado, to see teh CLB columns. They are arranged in rows and columns and are also named accordingly. with X and Y coordinates. i guess that is what is begin talked about in your paper. The X*Y number of the columns. Thanks, Anirudh PS: Please MARK this as an answer in case it helped resolve your query.Give kudos in case the post guided you to a solution.View solution in original post |
|
|
|
|
|
嗨，
不确定reasearch论文提到了什么，但是，CLB是按行和列排列的。 你可以在PlanAhead，VIvado的设备视图中打开任何设计来查看CLB列。 它们按行和列排列，并且也相应地命名。 X和Y坐标。 我想这就是你论文中开头谈到的内容。 列的X * Y数。 谢谢，AnirudhPS：请将此标记作为答案，以防它有助于解决您的问题。如果帖子引导您找到解决方案，请给予赞誉。 以上来自于谷歌翻译 以下为原文 Hi, Not sure on what the resesarch paper mentioned, but yes, the CLB's are arranged in rows and columns. YOu can open any design in device view in PlanAhead, VIvado, to see teh CLB columns. They are arranged in rows and columns and are also named accordingly. with X and Y coordinates. i guess that is what is begin talked about in your paper. The X*Y number of the columns. Thanks, Anirudh PS: Please MARK this as an answer in case it helped resolve your query.Give kudos in case the post guided you to a solution. |
|
|
|
|
|
Anirudh感谢您的回复
但只是为了确定，你说的是X * Y的列数。 那么X * Y =放在X行和Y列中的CLBS的总数是多少？ 谢谢 以上来自于谷歌翻译 以下为原文 Anirudh Thanks for your ans but just to be sure , You said The X*Y number of the columns. So X*Y = total no of CLBS placed in X row and Y column? Thanks |
|
|
|
|
|
>因此X * Y =放置在X行和Y列中的CLBS的总数
这取决于FPGA系列。 一些FPGA系列具有嵌入式硬块，可替代CLB。 每个系列都有一个概述文档DS180 for 7 Series，其中包括每个设备的资源量。 ------您是否尝试在Google中输入问题？ 如果没有，你应该在发布之前。太多结果？ 尝试添加网站：www.xilinx.com 以上来自于谷歌翻译 以下为原文 >So X*Y = total no of CLBS placed in X row and Y column That depends on the FPGA family. Some FPGA families have embedded hard blocks that displace CLBs. Each family has an overview document, DS180 for 7 Series, that includes the amount of resources for every device. ------Have you tried typing your question into Google? If not you should before posting. Too many results? Try adding site:www.xilinx.com |
|
|
|
|
|
是的，得到了所有积分，
所以，宽度＆amp; FPGA底部的高度通常以CLB为单位进行测量。 但是，情况1：如果我们只考虑同质资源，即没有硬块（RAM，MUL，DSP等），则X * Y = CLB的否 情况2：X * Y = CLB + RAM + MUL + DSP否，如果存在异构资源，则存在所有资源。 谢谢你的所有答案。 以上来自于谷歌翻译 以下为原文 Yes, got all points, So, Width & Height of the floor of a FPGA , are usually measured in units of CLBs. But, case 1: X*Y= No of CLBs if we consider only homogenous resources i.e no hard blocks ( RAM, MUL, DSPs etc) Case 2: X*Y= No of CLBs+RAM+MUL+DSP, all resources if there are hard blocks in case of heterogeneous resources. Thanks for all answers. |
|
|
|
|
只有小组成员才能发言，加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2459 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1155浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
583浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
449浏览 1评论
2004浏览 0评论
728浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2338
评论
淘帖
976
