完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
模拟器:798-收到未知信号1722
这是我在ISE 10.1模拟中得到的错误 合成部分已完成,但在模拟中显示此错误 在回答有关此错误的记录时,可以安全地忽略它已在sp2中解决 但模拟在这里停止,不再进一步处理。没有显示模拟波形 帮我 以上来自于谷歌翻译 以下为原文 simulator:798- Unknown signal 1722 received This is the error I am getting in ISE 10.1 simulation Synthesis part is done but in simulation this error is shown At answer records regarding this error says it can be safely ignored this has been solved in sp2 but the simulation stops here and doesn't process further .No simulation waveforms are shown Help me |
|
相关推荐
2个回答
|
|
嗨,
你在用什么模拟器? ISIM? 如果是这样,您应该更新您的ISE系统。 ISE 10的ISIM是一个非常不成熟的工具。 但它有很大改善。 你的目标设备/板是什么? 如果您不使用Spartan II或更旧的FPGA系列,您可以使用实际的webpack, 只要你的目标得到支持。 有一个很好的模拟 Eilert 以上来自于谷歌翻译 以下为原文 Hi, what simulator are you using? ISIM? If so you should update your ISE system. ISIM of ISE 10 was a quite immature tool. But it has greatly improved. What is your target device/board? If you are not using Spartan II or older FPGA families you can use the actual webpack, provided your target is supported there. Have a nice simulation Eilert |
|
|
|
你的问题是这样的:
http://forums.xilinx.com/t5/Archived-ISE-issues/Unknown-Signal-1722/td-p/10222 以上来自于谷歌翻译 以下为原文 is your problem similar to this: http://forums.xilinx.com/t5/Archived-ISE-issues/Unknown-Signal-1722/td-p/10222 |
|
|
|
只有小组成员才能发言,加入小组>>
2384 浏览 7 评论
2800 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2264 浏览 9 评论
3336 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2431 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
759浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
548浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
371浏览 1评论
1966浏览 0评论
685浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-25 16:19 , Processed in 1.579315 second(s), Total 81, Slave 64 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号