完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛
1769
|
大家好，
如果我正在编写一个具有40个输出信号的VHDL代码，每个代码都是16位，那么最好将其作为单个输出写入std_logic_vector（639 downto 0）或者我应该更好地写40 outputstd_logic_vector（15 downto 0）; 最好的Regatds; 以上来自于谷歌翻译 以下为原文 Hi all, If i am writing a VHDL code that will have 40 output signal each of them is 16 bit is it better to write that as a single output std_logic_vector(639 downto 0) or i should better write 40 output std_logic_vector(15 downto 0); Best Regatds; 
0
|
|
相关推荐
3个回答
|
|
|
ahmedmohamed_45写道：
大家好， 如果我正在编写一个具有40个输出信号的VHDL代码，每个代码都是16位，那么最好将其作为单个输出写入std_logic_vector（639 downto 0）或者我应该更好地写40 outputstd_logic_vector（15 downto 0）; 最好的Regatds; 最好以一种对以前从未见过您的代码的读者有意义的方式编写它。 ----------------------------是的，我这样做是为了谋生。 以上来自于谷歌翻译 以下为原文 ahmedmohamed_45 wrote:It is best to write it in a way that makes sense to a reader who's never seen your code before. ----------------------------Yes, I do this for a living. |
|
|
|
|
|
从合成的角度来看，这是否意味着两者都是相同和正确的？
以上来自于谷歌翻译 以下为原文 so does this mean that both are the same and correct, from the synthesis point of view? |
|
|
|
|
|
ahmedmohamed_45写道：
从合成的角度来看，这是否意味着两者都是相同和正确的？ 是的，因为通常情况下，工具并不关心你已经声明了一千个单独的std_logic位或一个std_logic_vector（999 downto 0）。 ----------------------------是的，我这样做是为了谋生。 以上来自于谷歌翻译 以下为原文 ahmedmohamed_45 wrote:Yes, because in general, the tools don't care that you've declared a thousand individual std_logic bits or one std_logic_vector(999 downto 0). ----------------------------Yes, I do this for a living. |
|
|
|
|
只有小组成员才能发言，加入小组>>
2429 浏览 7 评论
2831 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2298 浏览 9 评论
3378 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2468 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1353浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
596浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
460浏览 1评论
2013浏览 0评论
738浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
2069
