完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
大家好。
我是一名大学生和ISE Design Suite新手。 我正在尝试将输入和输出添加到verilog模块。 我打开了verilog模块,当我执行小IOB向导或弹出的任何内容时,询问您要分配的文字,并询问您是希望它们是输入,输出还是输入。 好吧,我添加了v,w,x,y,在编写verilog时,我意识到我还需要另一个输入“z”。 当我第一次创建verilog模块时,如何返回最初输入变量的编辑器菜单? 谢谢! 以上来自于谷歌翻译 以下为原文 Hello all. I'm a college student and ISE Design Suite newbie. I'm trying to add inputs and outputs to a verilog module. I opened the verilog module and when I did the little IOB wizard or whatever pops up and asks you what literals you'd like to assign and asks whether you want them to be input, output, or inout. Well I added v,w,x,y and while writing the verilog I realized I also need another input, "z". How do I get back to the editor menu where I initially input my variables when I first created the verilog module? Thanks! |
|
相关推荐
1个回答
|
|
嗨,
答案是:完全没有。 而且它也没有必要。 当您已经编写了hdl代码并感觉需要添加一些输入或输出时,只需在编辑器中执行即可。 “新来源”gui只是一个初步的帮助,不需要进行更改。 它只是创建了您可以以任何您喜欢的方式更改的初始模板。 有一个很好的综合 Eilert 以上来自于谷歌翻译 以下为原文 Hi, the answer is: Not at all. And it's also not necessary too. When you are already writing your hdl code and feel the need to add some inputs or outputs, just do it in your editor. The "New Source" gui is just an initial help, and not needed for changes. It just creates the initial template which you can change in any way you like. Have a nice synthesis Eilert |
|
|
|
只有小组成员才能发言,加入小组>>
2369 浏览 7 评论
2785 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2251 浏览 9 评论
3328 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2419 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
740浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
529浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
342浏览 1评论
746浏览 0评论
1947浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-13 08:44 , Processed in 1.110011 second(s), Total 77, Slave 60 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号