完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
亲爱的用户,
我通过SPI在FPGA中写入一些数据。 我正在使用XC3S50。 我制作了一个内存数组,并将数据读取和写入相同的数据。 这部分在硬件中正常工作。 存储器中的所有寄存器都是8位宽。 然而,当我使用两个存储器位置来形成16位单个寄存器的数据时,通过连接或单独分配为wriiten bellow,合成逻辑显示的区域远大于FPGA上可用的区域。 但它没有显示任何综合错误。 我为XC3S200尝试了相同的代码。 但它再次显示了同样的问题。 但是,当我删除这些赋值行时,实现不会显示任何问题。 任何人都可以提出问题的原因或解决方案。 地址:std_logic_vector(6 downto 0); data_in:std_logic_vector(7 downto 0); --input data_out:std_logic_vector(7 downto 0): - 输出 reg1 std_logic_vector(15 downto 0); 内存是128 * 8位数组 过程(时钟,重,我们) 开始 如果(rising_edge(时钟)),然后 如果(我们= '1'),那么 存储器(conv_integer(地址)) |
|
相关推荐
1个回答
|
|
它可能无法解决您的问题,但未命名进程的灵敏度列表(以及BTW,未命名的进程对Nuggan是可憎的)应该是(时钟)。否则,您正在尝试同时从内存执行两次读取,并且
这些工具可能会复制内存以试图实现这一点。 他们应该做什么,恕我直言,告诉你不要成为这样的人 ------------------------------------------“如果它不起作用 模拟,它不会在板上工作。“ 以上来自于谷歌翻译 以下为原文 It probably won't fix your problem, but the sensitivity list on your unnamed process (and BTW, unnamed processes are an abomination unto Nuggan) should be (clock). Otherwise, you are trying to perform two reads from a memory simultaneously, and the tools are probably duplicating the memory in order to try to acheive that. What they should do, IMHO, is tell you not to be such a pillock ------------------------------------------ "If it don't work in simulation, it won't work on the board." |
|
|
|
只有小组成员才能发言,加入小组>>
2423 浏览 7 评论
2824 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2465 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1194浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
590浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
452浏览 1评论
2006浏览 0评论
731浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-24 11:49 , Processed in 1.200698 second(s), Total 77, Slave 60 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号