完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
tify;text-indent: 40px;">大家好:
我在运行XST综合时遇到了一个错误。 它说“在这种背景下,srl不能拥有这样的操作数。” 我参考VHDL参考书,但它没有帮助,所以我试着转向你。 有错误的行如下: slv_reg0(byte_index * 8到byte_index * 8 + 7)以下为原文 Hello, everyone: I came across an error when running XST synthesis. It said "srl can not have such operands in this context." I refered to VHDL reference book but it didn't help, so I try to turn to you. The line having the error is as follows: slv_reg0(byte_index*8 to byte_index*8+7) <= Bus2IP_Data(byte_index*8 to byte_index*8+7) srl 1; Thanks in advance! Best Regard. Ninos K. |
|
相关推荐
3个回答
|
|
嗨,
SRL&amp; std_logic包和numeric_std包都不支持Co. 它们只适用于布尔和位类型。 改为使用这个: slv_reg0(byte_index * 8到byte_index * 8 + 7)'0'&amp; Bus2IP_Data(byte_index * 8到byte_index * 8 + 7-1); - 最右边的值丢失,最左边的值替换为'0',所有其他值都移到右边。 有一个很好的综合 Eilert 在原帖中查看解决方案 以上来自于谷歌翻译 以下为原文 Hi, SRL & Co. are neither supported by the std_logic packages nor by numeric_std packages. They only work on boolean and bit types. instead use this: slv_reg0(byte_index*8 to byte_index*8+7) <= '0' & Bus2IP_Data(byte_index*8 to byte_index*8+7-1); -- rightmost value is lost, leftmost value replaced by '0', all others shifted to the right. Have a nice synthesis Eilert View solution in original post |
|
|
|
嗨,
SRL&amp; std_logic包和numeric_std包都不支持Co. 它们只适用于布尔和位类型。 改为使用这个: slv_reg0(byte_index * 8到byte_index * 8 + 7)'0'&amp; Bus2IP_Data(byte_index * 8到byte_index * 8 + 7-1); - 最右边的值丢失,最左边的值替换为'0',所有其他值都移到右边。 有一个很好的综合 Eilert 以上来自于谷歌翻译 以下为原文 Hi, SRL & Co. are neither supported by the std_logic packages nor by numeric_std packages. They only work on boolean and bit types. instead use this: slv_reg0(byte_index*8 to byte_index*8+7) <= '0' & Bus2IP_Data(byte_index*8 to byte_index*8+7-1); -- rightmost value is lost, leftmost value replaced by '0', all others shifted to the right. Have a nice synthesis Eilert |
|
|
|
嗨,eilert:
谢谢你的帮助。 问题解决了。 最好的Regard.Ninos K. 以上来自于谷歌翻译 以下为原文 Hi, eilert: Thanks for your help. Problem solved. Best Regard. Ninos K. |
|
|
|
只有小组成员才能发言,加入小组>>
2424 浏览 7 评论
2825 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2465 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1231浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
590浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
452浏览 1评论
2006浏览 0评论
731浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-25 10:32 , Processed in 1.410598 second(s), Total 83, Slave 66 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号