如何将cy7c68013a endpoint2设置为1024Bytes的四重缓冲区？

我尝试了很多次，以SETCY7C68013A EndoPoT2作为四个缓冲器，用1024个字节来完成更高的速度，但是失败了，我的初始代码如下，手册只注意在ReGestEP2CFG中设置位大小，有什么重要的东西需要处理吗？有人能帮我吗？
虚空（虚空）
{//在启动时调用一次
CPUCs＝0x12；//CkkSPD[1:0]＝10，对于48 MHz操作，输出输出
//FIFOP极性＝0x03；
同步延迟；
pFrAgAsAb＝0x08；// FLAGA -EP2EF
同步延迟；
/pFrAgGSCD= 0xE0；//FLAGD？EP6FF？国旗？？
//同步延迟；
PoACACFG＝0x80；
同步延迟；
IfCONFIG＝0xE3；// 1110为同步从属FIFO
同步延迟；
EP2CFG＝0xA8；// 1010 1000 //OUT 1024字节，4x，散装4和lt；& lt；& lt；& lt；& lt；& lt；& lt；&
同步延迟；
EP6CFG＆AMP= 0x7F；//在512字节，4X，散装4？？？？
同步延迟；
EP4CFG＆AMP= 0x7f；//清除有效位
同步延迟；
EP8CFG＆AMP= 0x7f；//清除有效位
同步延迟；
FiPosit＝0x80；/ /激活NAC-ALL以避免竞争条件
同步延迟；//参见TRM第15.14节
FIFSET＝0x82/／复位，FIFO 2
同步延迟；
FIFSET＝0x84//RESET，FIFO 4
同步延迟；
FIFSET＝0x86//RESET，FIFO 6
同步延迟；
FIFSET＝0x88；//复位，FIFO 8
同步延迟；
FiPosit＝0x00；/ /去激活NACK-ALL
/处理我们已经处于自动模式的情况…
例如……背靠背固件下载…
同步延迟；
EP2FIFOFFG＝0x00；//OutoOut= 0，WordField＝1
//Car需要看到AutoOut= 0到AutoOut= 1切换到ARM EnP的
同步延迟；
EP2FIFOCFG＝0x11；//自动输出＝1，字宽＝1
同步延迟；
//启用双autopointer特征
AutoPrStuts= 0x01；
}



     以下为原文
   I tried so many times to set cy7c68013a endpoint2 work as quad buffers with 1024Bytes to accomplish higher speed , but failed,my initial codes are as follow, the handbook just note to set bit SIZE in regester EP2CFG, is there something important be ingnored? Could somebody help me ?
     
     
    void TD_Init( void )
    { // Called once at startup
        CPUCS = 0x12; // CLKSPD[1:0]=10, for 48MHz operation, output CLKOUT
        //  FIFOPINPOLAR |= 0x03;
        SYNCDELAY;
        PINFLAGSAB = 0x08; // FLAGA - EP2EF
        SYNCDELAY;
    //    PINFLAGSCD = 0xE0; // FLAGD - EP6FF ??flag??
    //    SYNCDELAY;
        PORTACFG |= 0x80;
        SYNCDELAY;
        IFCONFIG = 0xE3; //1110 0011 for syncslave fifo
        SYNCDELAY;
      EP2CFG = 0xa8;        //1010  1000       //out 1024bytes, 4x, bulk 4<<<<<<<<<<<------
      SYNCDELAY;                    
      EP6CFG &= 0x7f;                // in 512 bytes, 4x, bulk 4???
      SYNCDELAY;              
      EP4CFG &= 0x7f;                //clear valid bit
      SYNCDELAY;                     
      EP8CFG &= 0x7f;                //clear valid bit
      SYNCDELAY;
      FIFORESET = 0x80;             // activate NAK-ALL to avoid race conditions
      SYNCDELAY;                    // see TRM section 15.14
      FIFORESET = 0x82;             // reset, FIFO 2
      SYNCDELAY;                    //
      FIFORESET = 0x84;             // reset, FIFO 4
      SYNCDELAY;                    //
      FIFORESET = 0x86;             // reset, FIFO 6
      SYNCDELAY;                    //
      FIFORESET = 0x88;             // reset, FIFO 8
      SYNCDELAY;                    //
      FIFORESET = 0x00;             // deactivate NAK-ALL
      // handle the case where we were already in AUTO mode...
      // ...for example: back to back firmware downloads...
      SYNCDELAY;                    //
      EP2FIFOCFG = 0x00;            // AUTOOUT=0, WORDWIDE=1
      // core needs to see AUTOOUT=0 to AUTOOUT=1 switch to arm endp's
      SYNCDELAY;                    //
      EP2FIFOCFG = 0x11;            // AUTOOUT=1, WORDWIDE=1
      SYNCDELAY;                    //
      // enable dual autopointer feature
      AUTOPTRSETUP |= 0x01;
    }