完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨,
我有几块带有Spartan 3器件的电路板,并希望将相同的比特流加载到所有电路板中。 我应该选择哪个端口 在电路板和设备上使用? 是否可以在JTAG配置模式下进行配置? 谢谢。 阿卜杜拉 以上来自于谷歌翻译 以下为原文 Hi, I have a couple of boards with Spartan 3 device and want to load the same bitstream into all of them. Which ports should I use on the board and the device? Is it possible to be able to configure in JTAG Configuration Mode? Thank you. abdullah |
|
相关推荐
2个回答
|
|
如果您希望将相同的配置比特流加载到多个FPGA中,那么最好的方法可能是通过“宽边”配置的“Ganged”。
您可以在UG332,Spartan-3系列配置用户指南中了解更多相关信息:http://www.xilinx.com/support/documentation/user_guides/ug332.pdf -------------------------------------------------- -----------------------不要忘记回答,kudo,并接受为解决方案.------------- -------------------------------------------------- ---------- 在原帖中查看解决方案 以上来自于谷歌翻译 以下为原文 If you wish to load the same configuration bitstream into multiple FPGAs, then the best way of doing this is probably through "Ganged" of "Broad-Side" configuration. You can learn more about this in UG332, the Spartan-3 Family Config User Guide: http://www.xilinx.com/support/documentation/user_guides/ug332.pdf ------------------------------------------------------------------------- Don’t forget to reply, kudo, and accept as solution. -------------------------------------------------------------------------View solution in original post |
|
|
|
如果您希望将相同的配置比特流加载到多个FPGA中,那么最好的方法可能是通过“宽边”配置的“Ganged”。
您可以在UG332,Spartan-3系列配置用户指南中了解更多相关信息:http://www.xilinx.com/support/documentation/user_guides/ug332.pdf -------------------------------------------------- -----------------------不要忘记回答,kudo,并接受为解决方案.------------- -------------------------------------------------- ---------- 以上来自于谷歌翻译 以下为原文 If you wish to load the same configuration bitstream into multiple FPGAs, then the best way of doing this is probably through "Ganged" of "Broad-Side" configuration. You can learn more about this in UG332, the Spartan-3 Family Config User Guide: http://www.xilinx.com/support/documentation/user_guides/ug332.pdf ------------------------------------------------------------------------- Don’t forget to reply, kudo, and accept as solution. ------------------------------------------------------------------------- |
|
|
|
只有小组成员才能发言,加入小组>>
2413 浏览 7 评论
2820 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2292 浏览 9 评论
3371 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2456 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1028浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
576浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
434浏览 1评论
1998浏览 0评论
721浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-18 10:27 , Processed in 1.134836 second(s), Total 51, Slave 44 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号