完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
你好
我正试图在Zynq ZC702板上的Microblaze软核上运行FreeRTOS操作系统，我正在尝试为我的设计生成一个比特流我得到了这个错误 [Drc 23-20]规则违规（UCIO-1）无约束逻辑端口 - 119个逻辑端口中的2个没有为用户分配特定位置约束（LOC）。 这可能导致I / O争用或与电路板电源或连接不兼容，从而影响性能，信号完整性或在极端情况下导致设备或其所连接的组件受损。 要更正此违规，请指定所有引脚位置。 除非所有逻辑端口都定义了用户指定的站点LOC约束，否则此设计将无法生成比特流。 要允许使用未指定的引脚位置创建比特流（不推荐），请使用以下命令：set_property SEVERITY {Warning} [get_drc_checks UCIO-1]。 注意：使用Vivado运行基础结构（例如，launch_runs Tcl命令）时，将此命令添加到.tcl文件，并将该文件添加为执行运行的write_bitstream步骤的预挂钩。 问题端口：uart_rtl_rxd，uart_rtl_txd。 我该怎么办？ 
0
|
|
相关推荐
13个回答
|
|
|
你好@ s_zo
你能在这里附上你的TCL文件吗？ 您在TCL文件中拥有的所有命令是什么？ 只需要下面的命令 set_property SEVERITY {警告} [get_drc_checks UCIO-1] 谢谢， 迪皮卡。 谢谢，迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的明星） 在原帖中查看解决方案 |
|
|
|
|
|
你好@ s_zo
您尚未为以下端口指定LOC约束，因此您会看到此错误。 uart_rtl_rxd， uart_rtl_txd 请指定LOC约束。 如果要在不指定LOC约束的情况下覆盖错误，请查看以下文章：http：//www.xilinx.com/support/answers/56354.html 谢谢， 迪皮卡。 谢谢，迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的明星） |
|
|
|
|
|
嗨Deepika，
我将“set_property SEVERITY {警告} [get_drc_checks UCIO-1]”命令添加到错误消息中提到的Tcl脚本中，将此错误降级为警告，我尝试生成比特流，但此错误仍然存在。 我该怎么办 |
|
|
|
|
|
你好@ s_zo
获取比特流设置的tcl.pre中的tcl文件 谢谢，迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的明星） |
|
|
|
|
|
|
|
|
|
|
|
你好@ s_zo
尝试从tcl控制台运行以下命令 set_property STEPS.WRITE_BITSTREAM.TCL.PRE { test.tcl} [get_runs impl_1] 谢谢，迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的明星） |
|
|
|
|
|
|
|
|
|
|
|
你好@ s_zo
您需要将TCL文件的with路径和test.tcl替换为TCL文件的名称。 创建一个TCL文件并将AR中提到的命令复制到该TCL文件，以防您尚未执行此操作， 谢谢， 迪皮卡。 谢谢，迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的明星） |
|
|
|
|
|
嗨Deepika，
我创建了一个Tcl文件，然后在这个文件的末尾添加了命令（set_property SEVERITY {Warning} [get_drc_checks UCIO-1]）并且我将其获取，并重新生成比特流，那些错误突发： [runtcl 1]错误：[Vivado 12-172]文件或目录'C：/Users/Sonia/Desktop/FreeRTOS/MicroBkaze_FreeRTOS/MicroBaze_FreeRTOS/mb_design_1/mb_design_1.runs/impl_1/mb_design_1.srcs/sources_1/bd/mb_design_1/mb_design_1 .bd'不存在 [runtcl 1]采购脚本C：/Users/Sonia/Desktop/FreeRTOS/MicroBkaze_FreeRTOS/MicroBaze_FreeRTOS/mb_design_1/Error_bitstream.tcl失败 我该怎么办？ |
|
|
|
|
|
你好@ s_zo
你能在这里附上你的TCL文件吗？ 您在TCL文件中拥有的所有命令是什么？ 只需要下面的命令 set_property SEVERITY {警告} [get_drc_checks UCIO-1] 谢谢， 迪皮卡。 谢谢，迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的明星） |
|
|
|
|
|
嗨@ s_zo，
以Deepika提到的方式将此文件用作pre.tcl文件。 谢谢，Nupur ----------------------------------------------- --------------------------------------------- Google在发布之前提问 。 如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（点击星标）。 test.tcl 1 KB |
|
|
|
|
|
或者，您也可以在顶级.xdc文件中添加以下约束.set_property BITSTREAM.General.UnconstrainedPins {Allow} [current_design]
-------------------------------------------------- ----------------------------别忘了回复，给予kudo并接受为解决方案--------- -------------------------------------------------- ------------------- |
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2429 浏览 7 评论
2830 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2298 浏览 9 评论
3378 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2468 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1302浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
592浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
455浏览 1评论
2010浏览 0评论
736浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1754
评论
淘帖
1607
