完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛
1962
|
大家好，
我有一个设计问题，我有两个域之间的接口： 输入是50MHz的16位并行数据 输出为500 MHz的1位串行数据， 对于这种情况，我需要设计一个FIFO。 任何人都可以帮助我设计FIFO，特别是最小FIFO先进深度？ 我也想知道我的输入是否改变为3个数据单元（每个16位）的突发，应该是什么深度？ 谢谢， 阿伦 以上来自于谷歌翻译 以下为原文
0
|
|
相关推荐
1个回答
|
|
|
您的输入比输出大16倍，但输出速度仅比输入速度快10倍，因此如果没有最大数据运行/数据死区时间，则无法定义fifo深度。
亲切的问候鲍勃斯特 以上来自于谷歌翻译 以下为原文 your input is 16 times bigger than your output, but your output is only 10 times faster than you input, so without a maximum data run / data dead time you cant define the fifo depth. Kind Regards Bobster |
|
|
|
|
只有小组成员才能发言，加入小组>>
2429 浏览 7 评论
2831 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2298 浏览 9 评论
3378 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2468 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1324浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
595浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
456浏览 1评论
2012浏览 0评论
737浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
4231
