[资料]

Xilinx FPGA片内ROM FIFO RAM联合实例之功能概述

2019-1-10 09:46:06 3850 Xilinx ROM FPGA

0 1 功能概述该工程实例内部系统功能框图如图所示。我们通过IP核分别例化了ROM、FIFO和RAM，ROM有预存储的数据可供读取，将其放入FIFO中，随后再读出送到RAM供读取。通过ISE集成的在线逻辑分析仪chipscope，我们可以观察FPGA片内ROM、FIFO和RAM的读写时序，也可以只比较ROM预存储的数据和RAM最后读出的数据，确认整个读写缓存过程中，数据的一致性是否实现。 2 模块划分本实例工程模块层次如图所示。● Pll_controller.v模块产生FPGA内部所需时钟信号。● onchip_mem_test.v模块例化FPGA片内ROM、FIFO和RAM，并产生这些片内存储器之间进行数据交互所必须的控制信号。● Chipscope_debug.cdc模块引出ROM、FIFO和RAM的读写控制信号和地址、数据总线，通过chipscope在ISE中在线查看其读写时序。 0
举报淘帖0 只看该作者相关推荐 • 勇敢的芯伴你玩转Altera FPGA连载90：FPGA片内ROM FIFO RAM联合实例 5263 • 勇敢的芯伴你玩转Altera FPGA连载83：FPGA片内RAM实例之功能概述 5100 • 勇敢的芯伴你玩转Altera FPGA连载78：FPGA片内ROM实例之功能概述 5771 • Xilinx FPGA入门连载60：FPGA 片内ROM FIFO RAM联合实例之功能仿真 2816 • Xilinx FPGA入门连载59：FPGA 片内ROM FIFO RAM联合实例之功能概述 3496 • Xilinx FPGA入门连载55：FPGA 片内异步FIFO实例之功能概述 4527 • Xilinx FPGA入门连载51：FPGA片内FIFO实例之功能概述 4352 • Xilinx FPGA入门连载47：FPGA片内RAM实例之功能概述 4526 • Xilinx FPGA入门连载43：FPGA片内ROM实例之功能概述 4535 • Xilinx FPGA无痛入门，海量教程免费下载 10344 2条评论发表评论只看该作者