[FPGA作品]

Xilinx FPGA入门连载47：FPGA片内RAM实例之功能概述

rousong1989

2016-1-20 12:28:28 4541

0 Xilinx FPGA入门连载47：FPGA片内RAM实例之功能概述特权同学，版权所有配套例程和更多资料下载链接： http://pan.baidu.com/s/1jGjAhEm 1 功能概述该工程实例内部系统功能框图如图所示。我们通过IP核例化一个RAM，定时遍历写入其所有地址的数据，然后再遍历读出所有地址的数据。通过ISE集成的在线逻辑分析仪chipscope，我们可以观察FPGA片内RAM的读写时序。 2 模块划分本实例工程模块层次如图所示。 ● Pll_controller.v模块产生FPGA内部所需时钟信号。 ● Ram_test.v模块例化FPGA片内RAM，并产生FPGA片内RAM读写地址和控制信号，定时遍历读写RAM中的数据。 ● Chipscope_debug.cdc模块引出RAM的读写控制信号和地址、数据总线，通过chipscope在ISE中在线查看RAM的读写时序。 0
2016-1-20 12:28:28　　评论淘帖0 举报相关推荐 • Xilinx FPGA入门连载59：FPGA 片内ROM FIFO RAM联合实例之功能概述 3509 • Xilinx FPGA入门连载60：FPGA 片内ROM FIFO RAM联合实例之功能仿真 2823 • Xilinx FPGA入门连载55：FPGA 片内异步FIFO实例之功能概述 4542 • Xilinx FPGA入门连载51：FPGA片内FIFO实例之功能概述 4365 • Xilinx FPGA入门连载43：FPGA片内ROM实例之功能概述 4546 • Xilinx FPGA入门连载49：FPGA片内RAM实例之功能仿真 4401 • 勇敢的芯伴你玩转Altera FPGA连载83：FPGA片内RAM实例之功能概述 5122 • Xilinx FPGA入门连载53：FPGA片内FIFO实例之功能仿真 4657 • Xilinx FPGA入门连载45：FPGA片内ROM实例之功能仿真 3537 • Xilinx FPGA入门连载57：FPGA 片内异步FIFO实例之功能仿真 3258