完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
`勇敢的芯伴你玩转Altera FPGA连载78:FPGA片内ROM实例之功能概述特权同学,版权所有配套例程和更多资料下载链接:http://pan.baidu.com/s/1i5LMUUD 该工程实例内部系统功能框图如图9.18所示。我们通过IP核例化一个ROM,定时遍历读取其所有地址的数据。通过QuartusII集成的在线逻辑分析仪SignalTap II,我们可以观察ROM的读时序。图
9.18 ROM实例功能框图 本实例工程模块层次如图9.19所示。
图9.19 ROM实例模块层次 在顶层模块cy4.v代码中,可以查看其RTL Schematic如图9.20所示。cy4.v模块主要定义接口信号以及对各个子模块进行互联。pll_controller.v模块例化PLL IP核,产生FPGA内部其它逻辑工作所需的时钟信号clk_25m和复位信号sys_rst_n;rom_test.v模块例化FPGA片内ROM,并产生FPGA片内ROM读地址,定时遍历读取ROM中的数据;此外,图中未示意,该工程实例还包括了SignalTapII的IP核模块,该模块引出ROM的读取信号总线,可以在线查看ROM读取时序。
|
|
相关推荐
|
|
只有小组成员才能发言,加入小组>>
882个成员聚集在这个小组
加入小组4499 浏览 0 评论
特权同学 Verilog边码边学 Lesson01 Vivado下载与安装
2611 浏览 1 评论
玩转Zynq连载50——[ex69] FIR滤波器IP仿真实例
4292 浏览 2 评论
玩转Zynq连载49——[ex68] MT9V034摄像头的图像FFT滤波处理
5238 浏览 1 评论
玩转Zynq连载48——[ex67] Vivado FFT和IFFT IP核应用实例
5270 浏览 0 评论
1920浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-22 02:15 , Processed in 0.616520 second(s), Total 72, Slave 52 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号