[问答]

AD9361 BBPLL锁定读到0x5E的值一直是0xCA、0x02、0三个值循环跳变

AD9361的配置如下：


SPIWrite	3DF,01	// Required for proper operation

SPIWrite	2A6,0E	// Enable Master Bias
SPIWrite	2A8,0E	// Set Bandgap Trim

SPIWrite	2AB,07	// Set RF PLL reflclk scale to REFCLK * 2
SPIWrite	2AC,FF	// Set RF PLL reflclk scale to REFCLK * 2
SPIWrite	009,17	// Enable Clocks
WAIT	20	// waits 20 ms

//************************************************************
// Set BBPLL Frequency: 983.040000
//************************************************************

SPIWrite	045,00	// Set BBPLL reflclk scale to REFCLK /1
SPIWrite	046,03	// Set BBPLL Loop Filter Charge Pump current
SPIWrite	048,E8	// Set BBPLL Loop Filter C1, R1
SPIWrite	049,5B	// Set BBPLL Loop Filter R2, C2, C1
SPIWrite	04A,35	// Set BBPLL Loop Filter C3,R2
SPIWrite	04B,E0	// Allow calibration to occur and set cal count to 1024 for max accuracy
SPIWrite	04E,10	// Set calibration clock to REFCLK/4 for more accuracy
SPIWrite	043,29	// BBPLL Freq Word (Fractional[7:0])
SPIWrite	042,5C	// BBPLL Freq Word (Fractional[15:8])
SPIWrite	041,12	// BBPLL Freq Word (Fractional[23:16])
SPIWrite	044,18	// BBPLL Freq Word (Integer[7:0])
SPIWrite	03F,05	// Start BBPLL Calibration
SPIWrite	03F,01	// Clear BBPLL start calibration bit
SPIWrite	04C,86	// Increase BBPLL KV and phase margin
SPIWrite	04D,01	// Increase BBPLL KV and phase margin
SPIWrite	04D,05	// Increase BBPLL KV and phase margin
WAIT_CALDONE	BBPLL,2000	// Wait for BBPLL to lock, Timeout 2sec, Max BBPLL VCO Cal Time: 345.600 us

SPIRead

05E

// Check BBPLL locked status (0x05E[7]==1 is locked)

读到0x5E的值一直是0xCA、0x02、0三个值循环跳变，这是不是表示BBPLL没有锁定啊，示波器可以采到DATA_CLK为6.83MHz

2018-12-25 09:22:23　　评论 淘帖0 邀请回答

您可以邀请以下用户，快速回答问题

cong29898
该类别下有 74 个回答。

邀请回答
bwerwer
该类别下有 68 个回答。

邀请回答
尼克wo
该类别下有 46 个回答。

邀请回答
崇明土匪
该类别下有 45 个回答。

邀请回答
脑洞大赛7
该类别下有 40 个回答。

邀请回答
xieweibin
该类别下有 40 个回答。

邀请回答
yfdsfqdqd
该类别下有 38 个回答。

邀请回答
wjwierw
该类别下有 38 个回答。

邀请回答
Arttronix
该类别下有 32 个回答。

邀请回答
bgvywerq
该类别下有 25 个回答，其中被选为最佳答案 1 次。

邀请回答
wyerwwr
该类别下有 24 个回答。

邀请回答
easonl
该类别下有 24 个回答。

邀请回答
evpt
该类别下有 24 个回答。

邀请回答
脑洞大赛20
该类别下有 22 个回答。

邀请回答
60user167
该类别下有 22 个回答。

邀请回答
keven杨
该类别下有 21 个回答。

邀请回答
HTJD
该类别下有 20 个回答。

邀请回答
胡bbs2
该类别下有 19 个回答。

邀请回答
ci56789
该类别下有 19 个回答。

邀请回答
xiaokanchenfu
该类别下有 19 个回答。

邀请回答

李燕

相关推荐

3个回答

答案对人有帮助，有参考价值 0 BBPLL没锁定. 参考如下问题和建议 1. 测试的板子是ADI的开发板, 还是自己开发的板? 2. 上述脚本中, "WAIT" "WAIT_CALDONE" 等属于宏命令, 请确认软件/FPGA侧可以支持 3. 用信号源外供参考时钟, 执行脚本后如果BBPLL锁定, 则多半是参考晶体没起振

2018-12-25 09:30:21 评论举报李海

答案对人有帮助，有参考价值 0 msvsudsdf 发表于 2018-12-25 11:07 BBPLL没锁定. 参考如下问题和建议 1. 测试的板子是ADI的开发板, 还是自己开发的板? 2. 上述脚本中, "WAIT" "WAIT_CALDONE" 等属于宏命令, 请确认软件/FPGA侧可以支持感谢回答 1.测试的板子是zedboard 2.wait 20ms和WAIT_CALDONE都是通过FPGA中的计数器延时实现 3.SD卡启动官方提供的程序读0x05E的值是0x80或者0x81没问题为什么我直接用FPGA逻辑配置SPI的时候BBPLL总是不能锁定呢

2018-12-25 09:38:11 评论举报李燕

答案对人有帮助，有参考价值 0 msvsudsdf 发表于 2018-12-25 11:07 BBPLL没锁定. 参考如下问题和建议 1. 测试的板子是ADI的开发板, 还是自己开发的板? 2. 上述脚本中, "WAIT" "WAIT_CALDONE" 等属于宏命令, 请确认软件/FPGA侧可以支持问题解决了 zedboard的是无源晶振应该用dxco启动现在0x05E的值是0x80了 BBPLL锁定了

2018-12-25 09:57:05 评论举报李燕