完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
工程师您好！
按照6678文档上所讲，每个core都有一个L1D cache和L1P cache，那么这八个核之间的L1 CACHE是会存在一致性的，那么这样的一致性是由硬件实现的还是需要程序员用软件实现呢？谢谢！ 
0
|
|
相关推荐
3 个讨论
|
|
|
谢谢了！那么具体需要怎么实现呢？是要一个单独的进程来维护一致性或者是什么其它方式？ |
|
|
|
|
|
|
|
|
八个核之间的L1 cache是独立的，对于SL2需要维护L1 cache，SL3及DDR需要同时维护L1及L2 cache，具体关于cache一致性维护可以在processors 相应连接下载cache手册。 |
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
334 浏览 1 评论
528 浏览 2 评论
NA555DR VCC最低电压需要在5V供电，为什么用3.3V供电搭了个单稳态触发器也使用正常?
773 浏览 3 评论
MSP430F249TPMR出现高温存储后失效了的情况，怎么解决？
649 浏览 1 评论
对于多级放大电路板，在PCB布局中，电源摆放的位置应该注意什么？
1126 浏览 1 评论
AT32F407在USART2 DMA发送数据时，接包接到了要发送的数据，程序还是处于等待传输完成的标识判断中，为什么？
55浏览 29评论
116浏览 23评论
请问下tpa3220实际测试引脚功能和官方资料不符，哪位大佬可以帮忙解答下
250浏览 20评论
请教下关于TAS5825PEVM评估模块原理图中不太明白的地方，寻求答疑
199浏览 14评论
两个TMP117传感器一个可以正常读取温度值，一个读取的值一直是0，为什么？
54浏览 13评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2709
评论
淘帖
3848
32
