[放置30-73] axi_quad_spi版本3.2的寄存器'IO1_I_REG'的约束无效

你好，
我们正在收到执行重要警告w.r.t.
axi_quad_spi核心的MISO或Io1_i引脚。
问题出现是因为核心期望输入端口被放置在IOB中。
这也在支持产品文档中说明。
不幸的是，我们无法将输入作为IOB的一部分。
这是因为我们设计中SPI的输入可以来自2个独立的设备，通过多路复用器，即。
分配SPI0_MISO = DEVCE_1_CS == 1'b0）？DEVICE_1_MISO：DEVICE_2_MISO;
其中一个器件输出DEVICE_1_MISO由内部FPGA逻辑提供。
是否可以为axi_quad_spi的输入引脚更改属性IOB = TRUE？
如果是的话，如果有人能解释它是如何改变的，我将不胜感激。
问候
沃尔特



以下为原文

Hi There,

We are getting an implementation critical warning w.r.t. the MISO or Io1_i pin of the axi_quad_spi core.  The issue arises because the core expects the input port to be placed in an IOB.  This is also stated in the supporting product documentation.  Unfortunately, we are not in a position to have the input as part of an IOB.  This is because the input to the SPI in our design can be sourced is from 2 separate devices, via a multiplexer, ie.

assign SPI0_MISO = DEVCE_1_CS == 1'b0)?DEVICE_1_MISO: DEVICE_2_MISO;

One of these devices outputs, DEVICE_1_MISO, is provided by internal FPGA logic.

  Is it possible to alter the property IOB=TRUE for this input pin of the axi_quad_spi?  If yes, I would be grateful if someone would explain how it is changed.

Regards


Walter