完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
我有一个VHDL组件处理跨越时钟域的总线数据。
典型的用途是用于慢速控制时钟域以控制更快的信号处理域。 我在整个设计中都在多个地方使用它。 是否有一种简单的方法可以将一组约束与组件相关联,并让Vivado将它们应用于每个实例化? 以上来自于谷歌翻译 以下为原文 I have a VHDL component that handles bus data crossing clock domains. A typical use would be for a slow control clock domain to control a faster signal processing domain. I use it in multiple places throughout my design. Is there an easy way to associate a set of constraints to the component and have Vivado apply them to every instantiation? |
|
相关推荐
4个回答
|
|
嗨,
检查SCOPED_TO_REF属性。 SCOPED_TO_REF:此属性采用模块(或实体)的名称。 约束仅应用于指定模块(或实体)的所有实例。 请参阅http://www.xilinx.com/support/documentation/sw_manuals/xilinx2014_2/ug903-vivado-using-constraints.pdf的第38页“约束范围”。 谢谢, 迪皮卡。 谢谢,迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题,请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子,考虑给它Kudos(左边的明星) 在原帖中查看解决方案 以上来自于谷歌翻译 以下为原文 Hi, Check SCOPED_TO_REF property. SCOPED_TO_REF: This property takes the name of a module (or entity). The constraints are applied to ALL instances of the specified module (or entity) only. Refer to page-38 "constraints scoping" of http://www.xilinx.com/support/documentation/sw_manuals/xilinx2014_2/ug903-vivado-using-constraints.pdf Thanks, Deepika. Thanks, Deepika. -------------------------------------------------------------------------------------------- Google your question before posting. If someone's post answers your question, mark the post as answer with "Accept as solution". If you see a particularly good and informative post, consider giving it Kudos (the star on the left)View solution in original post |
|
|
|
嗨,正如你所提到的那样,数据跨越时钟域我几乎没有问题:1)时钟源和目标都是同步还是异步?2)你想分析路径还是想为此编写异常?
是否有一种简单的方法可以将一组约束与组件相关联,并让Vivado将它们应用于每个实例化? - >如果您将约束从一个时钟域写入其他时钟域,它将影响每个路径。 谢谢,佳日 以上来自于谷歌翻译 以下为原文 Hi, As you mentioned data is crossing clock domains I have few questions: 1) Both clocks source and destination are synchronous or asynchronous? 2) You want to analyze the paths or you want to write exception for that? Is there an easy way to associate a set of constraints to the component and have Vivado apply them to every instantiation? --> If you will write constraints from one clock domain to other it will affect for each and every path. Thanks, Yash |
|
|
|
在Vivado中,应使用“启动时钟周期(或更快的时钟周期)来约束路径。
以下是一些相关的ARsAR 30029http://www.xilinx.com/support/answers/43210.htmAR 50600 谢谢和RegardsBalkrishan ----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”,以防它有助于解决您的查询。如果一个帖子引导到解决方案,请给予赞誉。 以上来自于谷歌翻译 以下为原文 In Vivado, “launch clock period (or faster clock period) should be used to constraint the path. Here is some related ARs AR 30029 http://www.xilinx.com/support/answers/43210.htm AR 50600 Thanks and Regards Balkrishan -------------------------------------------------------------------------------------------- Please mark the post as an answer "Accept as solution" in case it helped resolve your query. Give kudos in case a post in case it guided to the solution. |
|
|
|
嗨,
检查SCOPED_TO_REF属性。 SCOPED_TO_REF:此属性采用模块(或实体)的名称。 约束仅应用于指定模块(或实体)的所有实例。 请参阅http://www.xilinx.com/support/documentation/sw_manuals/xilinx2014_2/ug903-vivado-using-constraints.pdf的第38页“约束范围”。 谢谢, 迪皮卡。 谢谢,迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题,请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子,考虑给它Kudos(左边的明星) 以上来自于谷歌翻译 以下为原文 Hi, Check SCOPED_TO_REF property. SCOPED_TO_REF: This property takes the name of a module (or entity). The constraints are applied to ALL instances of the specified module (or entity) only. Refer to page-38 "constraints scoping" of http://www.xilinx.com/support/documentation/sw_manuals/xilinx2014_2/ug903-vivado-using-constraints.pdf Thanks, Deepika. Thanks, Deepika. -------------------------------------------------------------------------------------------- Google your question before posting. If someone's post answers your question, mark the post as answer with "Accept as solution". If you see a particularly good and informative post, consider giving it Kudos (the star on the left) |
|
|
|
只有小组成员才能发言,加入小组>>
2384 浏览 7 评论
2800 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2264 浏览 9 评论
3336 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2431 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
757浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
547浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
369浏览 1评论
1965浏览 0评论
684浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-24 22:19 , Processed in 1.437688 second(s), Total 83, Slave 66 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号