完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
你好,
*CY7C2663KV18-450BZI具有内部PLL,PLL通过DOFF引脚控制(PLL关断(有源低))。 *当在Xilinx MIG IP中选择此部分时,它生成QDRIPIPDLLYOFFIXN引脚。 *在MIG IP数据表中,写QDRIPIPDLLYOFFRON引脚关闭内存设备中的内部DLL。DLL是什么?这个DLL是PLL的部分CY7C2663KV18-450BZI?这一部分CY7C2663KV18-450BZI不包含任何内部DLL,是吗?如果在CY7C2663KV18-450BZI的部分中没有内部DLL,为什么Xilinx MIG IP产生这个QDRIPIPDLLYOFFIN N PIN?还是DLL和PLL是不同的东西?我应该把这两个别针连接起来吗? 最好的问候, 以上来自于百度翻译 以下为原文 Hello, *CY7C2663KV18 - 450BZI has an internal PLL and that PLL is controlled via DOFF pin (pll turn off (active low)). * When this part selected in the Xilinx MIG IP, it generates a qdriip_dll_off_n pin. * In the MIG IP datasheet it is written that qdriip_dll_off_n pin turns off the internal DLL in the memory device. What is the DLL ? This DLL is PLL in the part CY7C2663KV18 - 450BZI ? This part CY7C2663KV18 - 450BZI does not contain any internal DLL, does it ? If there is no internal DLL in the part CY7C2663KV18 - 450BZI, why Xilinx MIG IP generates this qdriip_dll_off_n pin ? Or DLL and PLL is different things ? Should I connect these two pin to each - other, or not ? Best Regards, |
|
相关推荐
2个回答
|
|
嗨,Doner,
部分CY7C2663KV18-450BZI不包含DLL。它只有一个锁相环代替。PLL和DLL都用于获得相对于参考信号的相位对准信号。它们之间的主要区别之一是PLL提取输入信号的频率和相位,而DLL只提取相位。这是因为PLL使用VCO,而DLL不使用它们。DLL和PLL可以执行与在接收机处存在的参考时钟相对应的功能对准数据。然而,执行对准的方式是不同的。PLL变化频率,而DLL变化延迟。 理想情况下,你不应该把这两个引脚连接起来,但是如果你这样做,你可能会观察到一些性能问题。 谢谢, 普拉迪普塔 以上来自于百度翻译 以下为原文 Hi Doner, The part CY7C2663KV18 - 450BZI does not contain a DLL. It only has a PLL instead. Both PLL and DLL are used to obtain phase aligned signal with regards to a reference signal. One of the major difference between them is that a PLL extract both frequency and phase of the input signal whereas DLL extracts only the phase. This is due to the the fact that the PLL uses a VCO and DLL does not use them. DLL and PLL may perform the same function - aligning data relative to the reference clock present at the receiver. However, the way the alignment is performed is different. PLL varies frequency, while DLL varies delay. Ideally you should not connect these two pins to each other, but if you do you may observe some performance issues. Thanks, Pradipta. |
|
|
|
WHR197 发表于 2018-10-23 08:29 亲爱的PRBD, 我计划连接这两个引脚,通过时序要求。 最好的问候, 以上来自于百度翻译 以下为原文 Dear @prbd, I am planning to connect these two pins, after comparing timing requirements. Best Regards, |
|
|
|
只有小组成员才能发言,加入小组>>
754个成员聚集在这个小组
加入小组2102 浏览 1 评论
1848 浏览 1 评论
3666 浏览 1 评论
请问可以直接使用来自FX2LP固件的端点向主机FIFO写入数据吗?
1783 浏览 6 评论
1533 浏览 1 评论
CY8C4025LQI在程序中调用函数,通过示波器观察SCL引脚波形,无法将pin0.4(SCL)下拉是什么原因导致?
566浏览 2评论
CYUSB3065焊接到USB3.0 TYPE-B口的焊接触点就无法使用是什么原因导致的?
420浏览 2评论
CX3连接Camera修改分辨率之后,播放器无法播出camera的画面怎么解决?
435浏览 2评论
381浏览 2评论
使用stm32+cyw43438 wifi驱动whd,WHD驱动固件加载失败的原因?
913浏览 2评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-22 16:34 , Processed in 0.957493 second(s), Total 77, Slave 61 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号