完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
@@最近在调试AD9361的BBPLL，目前BB PLL 已经锁定。但不知道DATA_CLK这个时钟怎么配置？和ADC 的采样率有什么关系？
参考时钟为40MHz，配置的ADC CLK=30.72MHz，检查到 0x05E[7]==1，BBPLL锁定。使用CLKOUT引脚输出ADC_CLK/2，用示波器在CLKOUT引脚可以测到15.36MHz的时钟。但是DATA_CLK引脚测得的时钟为1.92MHz，现在不知道DATA_CLK的时钟对不对，该怎么配置？ 我想请问一下DATA_CLK和ADC CLK的关系，该如何配置？谢谢！ADI_Wei 
0
|
|
相关推荐
3个回答
|
|
|
您好！ADC_CLK 是BBPLL的分频，CLK_OUT是ADC_CLK的整数分频，DATA_CLK是ADC_CLK经过抽取后输出的数据率，有三个HB滤波器和一个FIR滤波器，如果三个HB滤波器都是能，FIR抽取率为2，那么ADC_CLK就是DATA_CLK的16倍。因此，需要根据您需要的数据率，插值率/抽取率，得出ADC_CLK的频率进行设置。具体的RX Digital Filters在地址为0x003, 0x0F5,0x0F6的寄存器中设置。
|
|
|
1 条评论
|
|
dang28 发表于 2018-10-16 10:47 你好，感谢你的回答！这个我已经弄清楚了，射频信号已经出来了。但是我又遇到了问题，我用DDS产生的单音信号，但在射频口看到有很多谐波还比较大。调试后发现应该是我的模拟基带低通滤波器没有配置，查看技术手册没有找到讲解配置模拟低通滤波器的步骤，我想请问一下模拟的低通滤波器是如何计算和配置的？有没有计算的参考手册或者文档？ |
|
|
|
|
esgss 发表于 2018-10-16 11:06 您好！ UG-570文档中有滤波器的描述：http://www.analog.com/en/rfif-components/rfif-transceivers/ad9361/products/product.html 点击：Download the complete design file resource package. 这里有滤波器的在Matlab中的仿真工具，可以辅助您理解和设计内部滤波器。 http://wiki.analog.com/resources/eval/user-guides/ad-fmcomms2-ebz |
|
|
|
|
只有小组成员才能发言，加入小组>>
1001 浏览 2 评论
给ADUM4223 增加信号驱动15V电压就不正常， 波动很大会被烧是什么情况？
1393 浏览 2 评论
ADP5092 SYS端口为2.09V，但是REG_OUT为0是什么原因？
1941 浏览 1 评论
ad7193差分输入ain1与ain2差是正值时，读到电压与实际值误差小，但为负值值，误差就变的很大
4274 浏览 2 评论
9067 浏览 1 评论
ADC3442采集，分析数据出现有规则毛刺，请问是哪方面的问题啊？
1540浏览 3评论
AD7190状态寄存器一直是0x80，连续转换模式下RDY不拉低
1699浏览 2评论
1001浏览 2评论
1677浏览 2评论
给ADUM4223 增加信号驱动15V电压就不正常， 波动很大会被烧是什么情况？
1393浏览 2评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
5227
评论
淘帖
2793
赞
