完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
大家好,
我使用结构描述编写了我的设计,我想使用floorplanner / FPGA编辑器来设置/路由设计。 当我在floorplanner / FPGA Editor中打开设计时,如何识别每个组件 FPGA怪胎 以上来自于谷歌翻译 以下为原文 Hi all, I coded my design using structural description and i want to place/route the design using floorplanner/FPGA editor. When i open the design in floorplanner/FPGA Editor, how do i identify each component FPGA freak |
|
相关推荐
1个回答
|
|
嗨,
如果您有一个实现的设计,一旦打开FPGA编辑器,您将能够看到一个列表窗口。 如快照中所示,您可以看到组件。 谢谢, HS -------------------------------------------------- --------------------------------------------请注意 - 请注明 如果提供的信息有用,请回答“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢K-- -------------------------------------------------- --------------------- 以上来自于谷歌翻译 以下为原文 Hi, https://bbs.elecfans.com/file:///C:/Temp/moz-screenshot.jpghttps://bbs.elecfans.com/file:///C:/Temp/moz-screenshot-1.jpg If you have a implemented design, once you open the FPGA editor you will be able to see a List window. As seen in the snapshot, you can see the components. Thanks, HS ---------------------------------------------------------------------------------------------- Kindly note- Please mark the Answer as "Accept as solution" if information provided is helpful. Give Kudos to a post which you think is helpful and reply oriented. ---------------------------------------------------------------------------------------------- |
|
|
|
只有小组成员才能发言,加入小组>>
2427 浏览 7 评论
2828 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2295 浏览 9 评论
3377 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2467 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1281浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
592浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
455浏览 1评论
2010浏览 0评论
736浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-26 18:35 , Processed in 1.437724 second(s), Total 78, Slave 62 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号