完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
在DDS系统中通过DDS内部倍频得到芯片参考时钟，内部倍频是否对输出信号有影响，比如说AD9951采用100M晶振然后芯片内部4倍频得到参考时钟，经过测试，输出信号经过滤波之后存在100M频率分量，总是不能完全抑制，这是什么原因导致的呢？？？
0
|
|
相关推荐
3个回答
|
|
|
通常DDS内部的PLL倍频器是一种有效的系统时钟解决方案，即用低频的晶振经过PLL后可以得到一个高频系统时钟，你提高的例子是400MHz=100MHz*4，这里PLL带宽在2MHz左右， 100MHz的参考进入PLL，参考分频为1, N=4，而且2MHz带宽与100MHz之间有近两个10倍频程。那么100MHz的鉴相频率能量会被低通滤波器衰减。你说滤波后100MHz的频率分量较大，请给出具体数值，另外请发出你的AD9951原理图：包含电源设计以及100MHz晶振电路。
|
|
|
|
|
VERTEX2016 发表于 2018-9-25 09:56 第一个为AD9951电路，第二个晶振，100M分量幅度在80多毫伏，后来仔细检查发现数字地模拟地没隔离，很可能是导致这个问题的原因 |
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
ADP5092 SYS端口为2.09V，但是REG_OUT为0是什么原因？
1753 浏览 1 评论
ad7193差分输入ain1与ain2差是正值时，读到电压与实际值误差小，但为负值值，误差就变的很大
4130 浏览 2 评论
8847 浏览 1 评论
3062 浏览 1 评论
7011 浏览 2 评论
ADC3442采集，分析数据出现有规则毛刺，请问是哪方面的问题啊？
1196浏览 3评论
AD7190状态寄存器一直是0x80，连续转换模式下RDY不拉低
1508浏览 2评论
1429浏览 2评论
1189浏览 1评论
1038浏览 1评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
3068
评论
淘帖
5905
