完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
使用AD9524时钟芯片给高速ADC提供采样时钟
AD9524通过SPI通信配置自身的功能寄存器，完成芯片内部时钟的配置，其工作模式如下： 通过配置寄存器，使得PLL1和PLL2工作，通过PLL1_OUT可以用示波器观察到输出的100MHz时钟信号： 回读0x22C寄存器的值也是0xE7： 其中采用的是四线SPI通信，通道1测得信号就是SDO的回读信号，通道2时钟，通道3是SDIO，使能CS信号满足SPI通信时序要求，图中就不在赘述CS信号。 最后对时钟输出引脚OUT1/OUT1_N ~ OUT4/OUT4_N进行探测，使用差分探头，测不出时钟信号，显示的只是噪声，没有明显的周期性。 最后是硬件电路设计： 请问是否是配置寄存器出错，还是别的原因？如何寻找可能出现问题的区域来排查问题。 
0
|
|
相关推荐
2个回答
|
|
|
PLL2的环路滤波器是否设置正确，LF2_EXT_CAP是否能看到信号，
|
|
|
|
|
|
你好，我对环路滤波器进行了设置。 其中，根据 ADIsimCLK1.70 确定了环路滤波器PLL1和PLL2的各项参数： 根据图中的PLL1和PLL2环路滤波器系数，去配置相应的寄存器：0x0F5: 0x39和0x01D: 0x04 然后当回读0x22c寄存器为0xe7时： 可以知道回读的状态是正确的，然后用示波器差分探头去测四路时钟输出情况，均是无规则的无周期性质的信号，类似于白噪声。 然后我也测了引脚9 （LF2_EXT_CAP） 和 引脚12 （LDO_VCO）两个引脚的电平情况，根据我原理图设计中可以看出，就是电容C25两测的信号： 但是靠近引脚9 （LF2_EXT_CAP）的信号是1.2V稳定电平，靠近 引脚12 （LDO_VCO）的信号是2.5V稳定电平，用示波器测的时候两个引脚处的电平虽然稳定，但带有噪声。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
给ADUM4223 增加信号驱动15V电压就不正常， 波动很大会被烧是什么情况？
1268 浏览 2 评论
ADP5092 SYS端口为2.09V，但是REG_OUT为0是什么原因？
1869 浏览 1 评论
ad7193差分输入ain1与ain2差是正值时，读到电压与实际值误差小，但为负值值，误差就变的很大
4219 浏览 2 评论
8967 浏览 1 评论
3117 浏览 1 评论
ADC3442采集，分析数据出现有规则毛刺，请问是哪方面的问题啊？
1379浏览 3评论
AD7190状态寄存器一直是0x80，连续转换模式下RDY不拉低
1627浏览 2评论
1579浏览 2评论
给ADUM4223 增加信号驱动15V电压就不正常， 波动很大会被烧是什么情况？
1268浏览 2评论
1370浏览 1评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2020
评论
淘帖
217
